String-Konstante in Verilog

[Matthias N. (nippey)]

Hi,

ich möchte in meinem FPGA einen Indentifikationsstring einspeichern, der 
bei der UART-Kommunikation abgerufen werden kann.

Der Gedanke war, es irgendiwe in dieser Art zu machen:

parameter info_str = "Analyzer v0.1";
wire [7:0] info_string [0:20];
assign info_string = info_str;

Um dann so, oder so ähnlich auf die einzelnen Bytes zuzugreifen:

(deklaration:)
reg [7:0] tx_reg,byte_counter;

(always-block:)
byte_counter <= byte_counter + 1;
tx_reg <= info_string[byte_counter]

Das hier gezeigte Beispiel funktioniert definitiv nicht ;)
Assign: Illegal reference to net array "info_string".

[Lattice User (Gast)]

Strings in Verilog sind KEINE byte arrays!

beispiel aus Verilog 2001 Referenz:

module string_test;
reg [8*14:1] stringvar;
initial begin
  stringvar = "Hello world";
  $display("%s is stored as %h", stringvar, stringvar);
  stringvar = {stringvar,"!!!"};
  $display("%s is stored as %h", stringvar, stringvar);
end
endmodule

Mit folgendem hat du vielleicht mehr Glück.

parameter info_str = "Analyzer v0.1";
wire [20*8:1] info_string;
assign info_string = info_str;

[Matthias N. (nippey)]

Ah okay.

Das 20*8 ist in diesem Fall nur eine Multiplikation?

Also greif ich auf die einzelnen Bytes nun wie folgt zu?
info_string[7+index:0+index];

[Marcus H. (mharnisch)]

Matthias N. schrieb:
> Also greif ich auf die einzelnen Bytes nun wie folgt zu?
> info_string[7+index:0+index];

Oder besser:

info_string[index+:8]

--
Marcus

[Matthias N. (nippey)]

Soll das bewirken, dass ich immer einen 8 bit breiten Rückgabewert 
erhalte?
Wäre cool, aber der Compiler hat was dagegen.

Um auf den String wie auf ein Array zugreifen zu können, habe ich nun 
etwas mehr Aufwand treiben müssen..:

parameter info_str = "Analyser v0.1";
parameter info_length = 13;
wire [info_length*8-1:0] info_string;
assign info_string = info_str;
wire [7:0] info_array [0:20];

genvar i;
for (i = 0; i < info_length; i = i +1) begin
   assign info_array[i] = info_str[i*8+7:i*8];
end

Und nun kann ich endlich mit

info_array[i]

auf den String zugreifen

Variable Ranges wie sie bei Zugriff auf das wire vorkommen sind (in 
ModelSim) scheinbar verboten

[Marcus H. (mharnisch)]

Matthias N. schrieb:
> Soll das bewirken, dass ich immer einen 8 bit breiten Rückgabewert
> erhalte?

Der Code entsprach Deinem Beispiel, gibt aber natürlich nicht das 
gesuchte Byte zurück. Es sollte heißen:

info_string[index*8+:8]

> Wäre cool, aber der Compiler hat was dagegen.

Ist Teil von Verilog-2001.

> Variable Ranges wie sie bei Zugriff auf das wire vorkommen sind (in
> ModelSim) scheinbar verboten

Das ist in Verilog generell verboten.

--
Marcus

[Matthias N. (nippey)]

Ist das erste mal, dass ich wirklich komplett selbstständig arbeite, 
habe ne Compileroption für 2001 und 2008 gefunden, nehme ich doch direkt 
mal 2008 ;)


> info_string[index*8+:8]

Das mit dem Zugriff muss ich morgen mal ausprobieren

Also heisst der Operator +: quasi:
Gibt mir ein Array mit der Breite 8 zurück, was bei index*8 beginnt.
Cool, danke!