Forum: FPGA, VHDL & Co. ispLEVER Classic / Problem bei Synthese


von Christian P. (johncoffey)


Lesenswert?

Hallo zusammen,

ich beschäftige mich momentan mit CPLDs und deren Programmierung in 
VHDL.
Ich habe das "ispMACH 4000ZE Pico Development Kit" und habe mir dazu 
ispLEVER Classic, Active-HDL 8.2 und Synplify Pro installiert.
Ich bin noch recht neu auf diesem Gebiet und habe noch nicht so viel 
Erfahrung.
Auf jeden Fall habe ich mir ein paar einfache Beispielprojekte genommen, 
diese simuliert und synthetisiert und auf das Board geladen und das hat 
auch alles ganz schön funktioniert.
Jetzt habe ich mir aber selbst etwas umfangreicheres programmiert (mit 
ein paar State Machines, Dividierer, RS232 usw.) und habe versucht das 
zu synthetisieren. Also ich habe in ispLEVER auf Fit Design geklickt. 
Ich bekomme keine Fehlermeldungen, aber es dauert einfach seeeehr lange 
:-). Also ca. 2-3 Std.
Ist das normal?
Selbst wenn ich den Constraints Editor öffnen will, dauert es so lange.
Ich habe gelesen, dass man irgendwo Einstellungen vornehmen kann, um den 
Grad der Optimierung oder sowas einzustellen, sodass das ganze 
vielleicht schneller wird.
In ispLEVER finde ich aber keine Einstellmöglichkeiten.
Muss ich sowas vielleicht in Synplify Pro einstellen?

In der Simulation mit Active-HDL funktioniert auch alles so wie ich mir 
das vorstelle und mit Synplify Pro kann ich mir das auch auf Gatterebene 
angucken.

Vielleicht könnt ihr mir ja sagen ob ich irgendwas bestimmtes beachten 
muss, oder ob ich vielleicht einfach nur einen schnelleren Rechner 
brauche??? :-)

Ich bin echt langsam am verzweifeln.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Da ist GRUNDLEGEND was faul an deinem System. Das IC ist ja nur ein 
schlurchiges kleines CPLD mit 256 Makrozellen, da muß das wesentlich 
schneller gehen. Ich würde auf max. 3-5 Minuten tippen...

Also ist an diener Installation was faul.
Liegt dein Projekt auf einem Netzlaufwerk oder lokal auf der Platte?
Froscht ein Virenscanner zwischen den Dateizugriffen rum?

von Christian P. (johncoffey)


Lesenswert?

Hallo Lothar,
danke für die schnelle Antwort.
Ich habe alles auf meiner lokalen Festplatte gespeichert und einen 
Virenscanner (Kaspersky) habe ich auch. Ich glaube aber nicht, dass es 
an dem liegt, denn ich habe alle Programme auch nochmal auf einem 
zweiten Rechner, der wesentlich schneller ist (mit AntiVir) installiert 
und da geht es auch nur unwesentlich schneller.
Ich kann es mir im Moment einfach nicht erklären.
Kann ich denn programmiertechnisch etwas grundlegend falsch gemacht 
haben, sodass es so lange dauert?

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Chris tian schrieb:
> Kann ich denn programmiertechnisch etwas grundlegend falsch gemacht
> haben, sodass es so lange dauert?
Schreib doch einfach zum Test kurz einen Dreizeiler für eine blinkende 
LED. Dann hast du die Antwort in gut 5 Minuten...

von SuperWilly (Gast)


Lesenswert?

>State Machines, Dividierer, RS232

Versuch doch mal SynplifyPro stand-alone zu starten und zu schauen, was 
die Synthese auf einem größere FPGA-Baustein sagt. Wenn ich "Dividierer" 
höre, frage ich mich, durch was du da teilst?

VG, SuperWilly

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

SuperWilly schrieb:
> Wenn ich "Dividierer" höre, frage ich mich, durch was du da teilst?
Schluck...
Ein Divider auf einem CPLD. Den Quellcode möchte ich sehen...

von Christian P. (johncoffey)


Lesenswert?

Also ich habe nochmal ein paar Beispiele getestet, wie Lothar es 
vorgeschlagen hat und so kleinere Sachen wie die LCD anzeige kriege ich 
auch ohne weiteres ans laufen. Da funktioniert es auch mit der Synthese 
problemlos.
Wie ich an euren Kommentaren merke, ist eine Division wohl keine so gute 
Idee? :-)
Ich habe mich auf dieser Seite bedient und einen sequentiellen 
Dividierer benutzt, also den selben Code, wie dort zu sehen
http://www.jjmk.dk/MMMI/Lessons/06_Arithmetics/No4_Division/nbit_div/sequential_nbit_division.htm
Und zwar möchte ich eine 16 Bit Zahl dividieren.

@SuperWilly:
Unter SynplifyPro habe ich das ganze auch schon geöffnet und bekomme 
keine Fehlermeldungen, wenn ich mein CPLD auswähle.
Also ich denke es müsste drauf passen.
Dazu mal eine blöde Frage: Kann ich mir mit SynplifyPro auch das *.jed 
file erzeugen und die Pins zuweisen oder muss ich das alles in ispLEVER 
machen? Sorry ich bin was das angeht wirklich noch blutiger Anfänger :-)

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.