Hallo! Ich habe eine Frage zu Powerplanes. Ich habe eine kleine Platine die ich nur 2-lagig ausführen möchte. Auf dem Top und Bottom Layer habe ich jeweils ein Polygon platziert. Ist es nun sinnvoll, dass beide Flächen mit GND belegt werden oder muss eine Fläche Vdd sein, um Störungen zu verringern? Normalerweise belege ich immer eine Fläche mit GND und eine mit Vdd. Bei dieser Platine ist dies allerdings nicht so leich möglich.
Also auch auf wenn du auf beiden Seiten Flächen hast? Ich meine irgendwo mal gehört zu haben, dass es nur Sinn macht, wenn man GND und Vdd gegenüberliegend hat. Ich weiß es allerdings nicht. Überall GND wäre mir in diesem Fall lieber.
Hallo Olaf, es ist ok, wenn du GND flächig auslegst und Vcc als reine LBs (aber deutlich dicker als die Signal LBs). Wenn Vcc noch sternpunktförmig verlegt ist (was leider nicht immer geht) umso besser. Richtige Powerplanes hast du aber i.d.R. bei einer doppeseitigen Platine nicht, so werden nur Lagen bezeichnet, die nur Power (Vcc/GND etc) bereitstellen. -> Multilayer Sie (Vcc/ GND) direkt gegenüber zu platzieren ist in der Tat das beste, nur bei einem Abstand von über 1.4mm (bei einem 1.5mm Board)bringt dies so gut wie nix. Der Abstand sollte deutlich geringer sein, ideal (bei Powerplanes) sind 50µm (das kann aber nicht jeder LP-Fertiger), 100µm sollten aber Standard sein. Das funktioniert aber bei den Pool-Fertigern i.d.R. nicht, da die ihre eignen Standard Lagenaufbauten haben, will man was anderes, wird es deutlich teurer. Gruss Uwe
Rein vom Entflechtungsaufwand her ist es natürlich sinnvoll, beide Seiten unterschiedlich zu füllen.
Uwe N. schrieb: > nur bei einem Abstand von über 1.4mm (bei einem 1.5mm Board)bringt dies > so gut wie nix. Das stimmt natürlich nicht, Planes bringen immer was, z.B. niedrige Induktivität in der Versorgung und Abschirmung. Der Abstand spielt nur eine Rolle bei der Frage, ob sich dazwischen ein nennenswerter Kondensator bildet, das ist aber ziemlich nebensächlich, wenn man wie üblich mit Abblockkondensatoren entstört (und auch weiss wie). Dass GND/VCC Flächen aussen nichts bringen, ist also vollkommen falsch. Für automatische Testsysteme schreibt der Hersteller der Tester ausdrücklich vor, dass beide Aussenlagen als GND-Flächen auszuführen sind (also Leiterbahnen nur auf Innenlagen). Gruss Reinhard
Reinhard Kern schrieb: > Das stimmt natürlich nicht, Planes bringen immer was, z.B. niedrige > Induktivität in der Versorgung und Abschirmung. Naja, bei einer doppelseitigen Platine von Planes zu reden ist (ohne die Platine gesehen zu haben) mutig. Du widerspricht dir selbst, wenn du sagst: > ... z.B. niedrige Induktivität in der Versorgung und Abschirmung. Die gewünschte niedrige Induktivität erreiche ich ja am besten durch einen geringen Abstand und eine möglichst große Fläche. Eine doppelseitige Platine hat jedenfalls keine kleine Induktivität, nicht bei 1.4mm Abstand. Ausserdem sind hier die Flächen i.d.R. arg zerstückelt, weil ja die Signale irgendwie geroutet werden müssen. Und sie liegen nicht immer direkt übereinander. > Der Abstand spielt nur eine Rolle bei der Frage, ob sich dazwischen ein > nennenswerter Kondensator bildet, das ist aber ziemlich nebensächlich, > wenn man wie üblich mit Abblockkondensatoren entstört (und auch weiss > wie). Wenn du die Möglichkeit hast, Powerplanes mit 50µm Abstand zu realisieren (natürlich nicht mit Prepregs), dann erreicht du wirklich niedrige Induktivitäten und spürbare Kapazitäten. Das geht im Extremfall soweit, das man auf Abblock Cs unter z.B. fetten FPGAs weitgehend verzichten kann. Herr Eigelsreiter (denn kennt vielleicht jemand hier ...) hält diesbezüglich interessante Seminare. Ja - bevor du fragst - sowas wird auch gefertigt, in Serie. Und Nein, so trivial wie ich es beschreibe ist das in der Praxis nicht ganz. > Dass GND/VCC Flächen aussen nichts bringen, ist also vollkommen falsch. Das habe ich nicht behauptet. Gruss Uwe
Uwe N. schrieb: > Naja, bei einer doppelseitigen Platine von Planes zu reden ist (ohne die > Platine gesehen zu haben) mutig. Du sprichst doch selbst von ML - oder wie kommst du sonst auf 50µ Abstand, doch nicht bei einer 2seitigen Platine. Klar spreche ich von echten Planes, die sind bei nur 2 Lagen kaum realisierbar. Was auch zu korrigieren ist: eine GND Plane hat per se eine viel niedrigere (Zuleitungs-) Induktivität als GND-Leiterbahen - selbst wenn sie ganz allein durchs Universum segelt. Was real möglich wäre: die bestückte Seite möglichst frei von Leiterbahnen halten (immer gleich beim Pad auf die andere Seite wechseln) und mit GND fluten - wenn man es schafft, mit nur wenigen Kreuzungen auf BS zu wechseln, bekommt man eine optimale GND-Struktur. Insbesondere weil dann SMD-ICs und Abblock-Cs direkt mit der GND-Fläche verbunden werden können. Das wird oft bei HF-Schaltungen mit nur wenigen Bauteilen so gemacht. Leider ist nicht alles so einfach wie in der Theorie: ich habe gerade eine LP teilweise neu designen müssen, weil die 400 MHz-Verstärker nicht sauber funktioniert haben. Ich hatte nicht darauf geachtet, dass auch die geringste kapazitive Belastung zu Schwingungen führt, weshalb laut Applikationsschrift das übliche Design wie oben beschrieben nicht anwendbar ist: die Cs an der Versorgung müssen zwar niederohmig mit GND verbunden sein, aber das IC selbst und die Rückkopplungswiderstände müssen einen grossen Abstand zu GND aufweisen, daher muss dieser Teil auf allen GND-Flächen ausgespart werden, selbst auf der gegenüberliegenden Seite. Gruss Reinhard
Reinhard Kern schrieb: > Du sprichst doch selbst von ML - oder wie kommst du sonst auf 50µ > Abstand, doch nicht bei einer 2seitigen Platine. Ja klar, ich spreche (schreibe) über Multilayer. Der vom TO gewählte Threadtitel ist bei seiner doppelseitigen Platine etwas irritierend, da (nach meinem Verständnis), wie weiter oben erwähnt, Powerplanes in doppelseitigen Platinen kaum machbar sind (der Begriff Mixed Planes passt vielleicht etwas besser). > Was auch zu korrigieren ist: eine GND Plane hat per se eine viel > niedrigere (Zuleitungs-) Induktivität als GND-Leiterbahen ... Meinst du mich damit ? Denn eigentlich stimme ich in diesen Punkt mit dir überein: Uwe N. schrieb: >> es ist ok, wenn du GND flächig auslegst und Vcc als reine LBs (aber >> deutlich dicker als die Signal LBs). Wenn Vcc noch sternpunktförmig >> verlegt ist (was leider nicht immer geht) umso besser. Von MAXIM gibt es einen durchaus lesenswerten Layoutguide hierzu: http://www.maxim-ic.com/app-notes/index.mvp/id/5100 In diesem geht es primär um HF-Platinen, dieses Prinzip lässt sich (mehr oder weniger gut im Einzelfall) auch auf doppelseitige Platinen übertragen. Ich habe dies letztens bei einer kleinen Platine für mich privat so geroutet (waren insgesamt 6 od. 7 Teilschaltungen wie TFT, LED-Treiber, OpAmps, µC etc.). Gruss Uwe
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.