Hi, vor zwei Wochen habe ich mit Eagle angefangen und heute einen Schaltplan fertig gestellt. Bevor ich mit dem Layout anfange, wollte ich erst ein paar Fragen klären: erstmal zum Gerät: Das Board ist mit einem WLAN Modul RN171, einem 433Mhz RFM23B und einem XMEGA A3 ausgestattet. Später soll das Ganze Befehle über Wlan entgegen nehmen und diese übersetzt auf dem 433Mhz Band senden und empfangen. Das Ganze ist ein Projekt für die Uni und soll Open Source werden. Nun die Fragen: 1. Der ERC spuckt mir viele Fehler aus. Neben solchen wie "Pins nicht angeschlossen" (kann ich ja ignorieren) kommen auch solche wie: "OUTPUT und SUPPLY Pins gemischt" Kann ich die auch ignorieren? So wie es angeschlossen ist, ist alles korrekt. 2. Stimmt meine Spannungsversorgung, so wie sie eingezeichnet ist? Ich möchte die Schaltung wahlweise über USB oder Steckernetzteil speisen. Der LDO hat max 350mV SPannungsabfall bei 1,5A, die Dioden dann jeweils 0,5V. 3. Zum Layout: Das Board hat eine PCB Antenne für 2,4Ghz (Appnote AN043 von TI) und eine planare "Splatch Antenne" für 433Mhz. Wie ordne ich die am besten auf dem Board an? Um 90° zueinander gedreht? Sollte ich, wenn sie auf einer Seite liegen sollten, eine Masseverbindung zwischen den Beiden durchziehen, um sie gegenseitig abzuschirmen? Oder stören die sich überhaupt nicht? Könnt ihr mir helfen? Fällt euch sonst noch was auf, was ich ändern oder verbessern sollte? Ich werde diese Projekt danach offen zugänglich machen, also kommt euch das dann auch zugute ;) Viele Grüße, Philip
Hi nochmal, die Fragen aus dem ersten Post haben sich erledigt. Jetzt bin ich gerade mit dem Layout fertig geworden und muss noch ein paar Fragen loswerden, bevor ich die Platine bestelle. 1. Ich habe auf TOP und BOT Layer eine Automasse, die durch Vias an verschiedenen Stellen manuell verbunden wurde. Kann man das auch automatisch machen? Die Vias sind nämlich willkürlich gesetzt, immer neben Stellen mit höherem Stromfluss. 2. Ist das optisch so ok, oder fallen euch noch Sachen auf, die man anders machen könnte/sollte? 3. Der DRC spukt mir extrem viele Fehler wegen dem Lötstopplack aus. Hier im Forum stand sogar, das gehöre praktisch zu Eagle dazu... Ich weiß nicht, was ich davon halten soll.. Danke für die Mühen. Viele Grüße, Philip
1. Ist OK, das ist besser als die gnd-Fläche einfach durch ratsnest berechnen zu lassen. Dabei kann es nämlich passieren, das der gnd nur durch ein Nadelöhr an einen Pin kommt, der vielleicht etwas Schmackes braucht. 2. Der DRC berechnet alle layer die eingeschaltet sind. Blende die Stop-layer aus und du hast hunderte 'Fehler' weniger. Die dann noch angezeigten Fehler solltest du sorgfältig prüfen.. Irgend etwas ist faul an dem Plan. Die Fehlermeldung "OUTPUT und SUPPLY Pins gemischt" wird angezeigt bei Verbindungen von Supply 3,3V auf PASSIVE pins bei Connectors. Das kann nicht sein. Auf meinen Zeichnungen ist das nicht so, aber der Fehler kommt auch, wenn ich meine Teile auf deine Zeichnung stelle. Sehr merkwürdig. Einige Pins entsprechen nicht den Datenblättern, so kann es nicht sein, das z.B. am RN-171 die "not connected pins" als I/O declariert sind. NB. Du schleppst eine Unmenge an unnötigen layern mit dir rum. Das layout sieht recht gut aus, aber check die DRC Einstellungen.
Hallo, danke für deine Antwort. Zu 1. Das ist doch ein Polygon, das mit Ratsnest ausgefüllt wurde. Mir ist nur kein passenderer Begriff dafür eingefallen. Das Problem mit den Inseln hatte ich auch, und habe dann nach gutem Gewissen Vias gesetzt. Da nicht verbundene Inseln nicht gesondert angezeigt werden, ist das eine heftige Stolperfalle... Zu 2. Die Pins sind richtig verbunden, ich kann den Fehler auch nicht nachvollziehen. Der Out Pin vom Regler muss nun mal an das +3V3 Netz. Die Bibliothek für das RN171 habe ich mir runtergeladen, sie stammt also nicht von mir. Ich werde gleich nochmal einen Blick drüber werfen. Zu NB: Welche Layer brauche ich denn nicht, bzw. braucht der Platinenhersteller (Fischer oder Leiton, habe mich noch nicht entschieden) denn nicht? Wie schmeiße ich überschüssige Layer raus? Einfach ausblenden? Vorhin habe ich noch den Bestückungsdruck ergänzt, mit der ULP silk.ulp aus dem eagle ordner. Das Ganze ist aber etwas nachbearbeitet, das hat von selbst nicht richtig funktioniert (Druck auf Pads, außerhalb der Platine, usw.) Eagle hat mir mit der Ulp dann eine .silk Datei erzeugt. Muss ich die auch weitergeben, oder sind die Infos alle in Layer 121 _tplace gespeichert? Ich bin gespannt, ob alles glatt läuft, wenn ich morgen die Leiterplatte in Auftrag gebe. Wäre sehr ärgerlich wenn nach 2 Wochen dann irgendein Mist ankommt ;) Grüße, Philip
> wenn ich morgen die Leiterplatte in Auftrag gebe.
Die meisten Stromversorgungsbuchsen passen nicht auf diese Löcher,
sondern erfordern Langlöcher (gefräste Schlitze) für ihre Lötlaschen,
schon damit sie durch die Kraft beim Einstecken nicht losgewackelt
werden.
Hi, guter Einwand. Das sind die Buchsen aus der con-jack lib. Sieht man im Bild nicht, aber da sind Schlitze im Milling Layer, die genau passen. Ich weiß nicht ob der Platinenhersteller das richtig macht, also den Milling Layer verarbeitet. Bei Fischer Leiterplatten steht z.B. nur "Kontur fräsen" dabei. Grüße
Inseln in Polygonen kann man vermeiden, indem man ORPHANS auf off setzt (Change). Layer löscht man mit "layer - layernummer/name" oder einfach indem man auf "display" clickt, den entsprechenden layer anwählt und löscht. Vorher sollte man im bord/Plan den Befehl "Set used_layers all" eingeben um verwendete layer sichtbar zu machen. Ausblenden heißt ja nur, das vorhandene layer nicht sichtbar sind. Layer lassen sich nur löschen, wenn sie leer sind. In eagle sind "interne" layer definiert von 1-100. Benutzt werden für das bord layer 1-52, zukünftige Erweiterungen layer 53-90 und für den Schaltplan layer 91-98. Layer über 100 sind "extern" und können beliebig verwendet werden. Interne layer lassen sich (generell) nicht löschen, aber mit Version 5.11.2 ist es jetzt doch möglich. Die "versauten" layer werden durch Bibliotheken eingeschleppt. Ich möchte wetten, das du eine lib von sparkfun benutzt. Wenn die meinen, noch 150 zusätzliche layer definieren zu müssen, so ist das natürlich ihre Sache, hätten sich aber aus den layern 53,54 und 56 raushalten sollen. Bei Spannungsreglern setze ich den Ausgang immer auf "passiv" in der lib. Grund: An den Ausgang klemmt man meistens noch ein supply Symbol um die Spannung zu definieren. Output und Supply "beißen" sich. Egal, ob dein pcb-Lieferant nun eagle files will, oder gerber, schick ihm die files und dann rede mit ihm, z.B. über den milling layer. 5 Minuten labern kann dir eine Menge Zeit, Frust und Geld ersparen. PS: Ich hab mal die unnötigen layer entfernt. Die nicht-eagle libs mußt du aber noch überprüfen!
> Bei Fischer Leiterplatten steht z.B. nur "Kontur fräsen" dabei.
Dann passiert das NACH der Leiterplattenherstellung,
ist also nicht durchkontaktiert sondern zerstört die
Durchkontaktierung des vorher im Drill-Layer hergestellten Lochs.
Philip P. schrieb: > aber da sind Schlitze Mach die Bohrungen so groß wie die Schlitze lang sind. Besser noch am Bauteil direkt messen wie breit die Lötfahnen des Bauteil sind und entsprechend den Durchmesser des Bohrlochs einstellen. MaWins Einwand ist zwar richtig, aber für die Paar mal die du den Stecker da steckst oder ziehst, wird es eine Bohrung und vernünftig verlötet auch tun.
Danke für die Tipps. Die Buchse habe ich jetzt verändert, und den Bohrdurchmesser größer gemacht, weil Fischer Leiterplatten nicht in Kupfer fräst. Eine (dumme) Frage noch zum Schluss: Die Polygone der Masseflächen sind anfänglich nicht ausgefüllt, sondern erst, wenn man ratsnest drückt. Muss ich das bei der Bestellung notieren, oder machen die das schon richtig? Danke für Hilfe an alle! Grüße, Philip
Nein musst du nicht, die machen das schon richtig. Wenn das wirklich dein erster Versuch war Hut ab, sieht bis auf ein paar Kleinigkeiten sauber aus. Kleiner Tip am Rande, wenn du mit der rechten Maustaste die Polygone anklickst erscheint ein Fenster, da Eigenschaften auswählen und den Haken bei Thermals weg machen. Die Masseflächen sehen dann nicht mehr so unterbrochen aus, ist aber in der Hauptsache Optik und somit Geschmacksache. Macht aber richtig Sinn bei Strompfaden mit höherer Belastung.
Heinz schrieb: > Kleiner Tip am Rande, wenn du mit der rechten Maustaste > die Polygone anklickst erscheint ein Fenster, da Eigenschaften > auswählen und den Haken bei Thermals weg machen. Mach ich mit Info ;-) > Die Masseflächen sehen dann nicht mehr so unterbrochen aus, > ist aber in der Hauptsache Optik und somit Geschmacksache. > Macht aber richtig Sinn bei Strompfaden mit höherer Belastung. Die Optik ist wohl weniger der Grund für Thermals, sondern die Lötfähigkeit. Im Übrigen entsprechen die Stege der Thermals der Strichstärke (width) des Polygons und sind damit beliebig änderbar.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.