Hallo Herrschaften, ich layoute seit gut 10 Jahren Leiterplatten im kommerziellen Umfeld (früher Industrie-Seriengeräte, heute F&E-Prototypen). Jetzt habe ich das Dilemma, das ich meist nur 1 bis 3 PCBs auflege mit 6 bis 10 Layer. Verbaut werden u.A. FPGAs, DSPs, Speicher in allen Formen,... Bislang habe ich bis Pitch 0,6mm noch komplette Vias benutzt, da diese einfach billiger sind und einen Zeitraubende Anfragen bei den Lieferanten erspart. Aber jetzt liegen mit BGAs mit 0,5 und sogar 0,4 (ich meine sogar 0,35mm) Pitch vor. Kann mir da jemand Tipps geben, wie man soetwas kostengünstig und Zeitnah (<10AT) ordern kann und dabei idealerweise IPC Klasse 2 bzw. 3 einhalten kann? Bislang habe ich noch keinen wirklichen Hinweis auf HDI Leiterplatten und IPC Klasse 2/3 gefunden. Sind diese eventuell nur in Klasse 1 ("who cares") zugelassen?
Hallo, nur mal so über den Daumen: Blind Vias sind bei solchen Anforderungen kaum zu vermeiden, Buried Vias sollte man aber lassen, wenn es irgend geht - die sind ausserordentlich teuer. Erklärung: Blind Vias erfordern Bohren von Einzelplatten und einen zusätzlichen Bohrvorgang (wenn man sie 2seitig verwendet), aber keine zusätzliche Galvanik oder Pressvorgänge. Es gibt hier aber Forenteilnehmer, die so eine Ansicht für hoffnungslos altmodisch halten. Damit muss ich mich wohl abfinden und auf meinem T-Rex in den Sonnenuntergang reiten. Gruss Reinhard
Moin, Moin, wieviele Reihen im BGA gilt es zu entflechten ? 0.5er und erst recht 0.4er Pitch stellt an die Fertigung "etwas" höhere Anforderungen ... Rechne schon mal mit einem gestackten LP-Aufbau - d.h. du benötigst eine Kombination aus Blind und Burried Vias ! Du kannst bei µBGAs keine LBs mehr zwischen den Pads durchfädeln - auch nicht mit 50µm LBs. Das ist natürlich, wie Reinhard schon erwähnte, erheblich teurer als Standard-Platinen und läuft bei vielen, wenn nicht allen LP-Fertigern unter Sonderablauf. Naja, und 10AT kaum mach- und bezahlbar. Darf man erfahren, um welche ICs es sich handelt ? Gruss Uwe
Uwe N. schrieb: > Du kannst bei µBGAs keine LBs mehr zwischen den Pads durchfädeln - auch > nicht mit 50µm LBs. Nicht nur das (das ginge ja noch, bedingt allerdings Via in Pad, was auch zusätzlich kostet), man kommt auch auf den übrigen Lagen nicht zwischen den Vias durch, jedenfalls nicht mit normalen Mitteln - was ginge, bei 500 µ Raster: Leiterbahn mit 75 µ, Abstände 75 µ, bleiben für das Via 275 µ übrig, das sollte bei 100 µ Bohrung klappen. Aber dann ist auch die Tiefe der Blind Vias entsprechend begrenzt (Aspect Ratio 1:1). Möglich ist das Ganze mit Laserbohren und äusseren Lagen aus Kaptonfolie. Jedenfalls kann Heino seinen Etat für Muster schon mal um 1 bis 2 Grössenordnungen nach oben korrigieren lassen. Gruss Reinhard
Reinhard Kern schrieb: > Nicht nur das (das ginge ja noch, bedingt allerdings Via in Pad, was > auch zusätzlich kostet), man kommt auch auf den übrigen Lagen nicht > zwischen den Vias durch, ... Genau das meine ich mit "gestackter Lagenaufbau". Das ist nicht nur für die Fertigung "fies", sondern auch für den armen Layouter ;) Leider finde ich gerade keine Seite, die das richtig gut zeigt: http://www.schweizer.ag/technologien/hdi/design-regeln.html siehe das letzte Bild unten (leider arg klein). Eine andere Bezeichnung wäre: gestapelte Vias. Dabei handelt es sich grob gesagt um eine Art "Verlängerung" für Blindvias (Stichwort Aspect Ratio) ... Das ganze ist nötig, weil wie bereits erwähnt, man keine LBs zwischen den Pads des µBGAs sowie den Pads des Vias durchziehen kann. Gruss Uwe
Reinhard Kern schrieb: > Möglich ist das Ganze mit Laserbohren und äusseren Lagen aus > Kaptonfolie. Laserbohren/Mikrovias macht man mit ganz normalen FR4 Lagen. Mein Rat: Frage mal freundlich bei Würth Elektronik nach, die schicken Dir dann einen Packen an PDFs mit Designvorschlägen für die verschiedenen BGA-Pitches. Preiswert sind HDI Leiterplatten jedoch nie. Und die Standardlieferzeit liegt eher so bei 4 bis 6 Wochen.
> Es gibt hier aber Forenteilnehmer, die so eine Ansicht für hoffnungslos > altmodisch halten. Damit muss ich mich wohl abfinden und auf meinem > T-Rex in den Sonnenuntergang reiten. Ich kenn auch Leute die meinen wegen einem popeligen High-Speed ADC gleich 12 Lagen zu brauchen. Die sollten sich mal bewusst machen dass die Chinesen (Taiwaner?) PC-Motherboards mit 4-6 Lagen layouten...
Uwe N. schrieb: > Eine andere Bezeichnung wäre: gestapelte Vias. Florian V. schrieb: > Laserbohren/Mikrovias macht man mit ganz normalen FR4 Lagen. Hallo, da haben viele Hersteller ihre eigenen Verfahren, was für die Kunden Vor- und Nachteile hat. Ich habe schon vor mehr als 10 Jahren LP designt mit gestackten Vias, weil der Kunde das so wollte, und mich dabei nach den Vorschriften des gewünschten Herstellers gerichtet. Im Vergleich zu ähnlichen Vorschriften anderer Hersteller war aber festzustellen, dass die Vorschriften nicht nur unterschiedlich, sondern inkompatibel waren. Einer der Unterschiede bestand darin, dass bei Hersteller A die Vias an der gleichen Position verlängert wurden, also auf einer Achse lagen, während Hersteller B ganz im Gegenteil vorschrieb, dass die Fortsetzung eines Vias um einen bestimmten Mindestabstand seitlich versetzt sein musste. Jedem Layouter wird klar sein, dass das ganz verschiedene Layouts ergeben muss. Die von mir realisierte Funktion war die mit Versatz. Ich möchte allerdings keine Impedanzberechnung eines solchen im Zickzack verlaufenden Vias machen müssen. Die beschriebenen Sondertechniken haben alle den Nachteil, dass man nicht mehr so ohne weiteres den Hersteller wechseln kann. Der Aufbau aus einem Kern fast so dick wie die LP und darauf aufgeklebten Kaptonlagen mit Laservias wurde vor einigen Jahren von einem Hersteller, ich weiss nicht mehr wer das war, als Nonplusultra der ML-Technik angekündigt, das alle anderen Verfahren überflüssig macht - ist aber bisher jedenfalls nicht so gekommen. Gruss Reinhard
Heino schrieb: > Kann mir da jemand Tipps geben, wie man soetwas kostengünstig und > Zeitnah (<10AT) ordern kann und dabei idealerweise IPC Klasse 2 bzw. 3 > einhalten kann? Frage mal bei Contag an. Da kriegst du bei 10 AT schon Nachlass, das ist bei denen absoluter Bummelzug... > Es gibt hier aber Forenteilnehmer, die so eine Ansicht für hoffnungslos > altmodisch halten. Damit muss ich mich wohl abfinden und auf meinem > T-Rex in den Sonnenuntergang reiten. Troll.
Reinhard Kern schrieb: > Hallo, > > nur mal so über den Daumen: Blind Vias sind bei solchen Anforderungen > kaum zu vermeiden, Buried Vias sollte man aber lassen, wenn es irgend > geht - die sind ausserordentlich teuer. Um nicht zu vergessen: absoluter Schwachsinn. Ich habe hier eine Beispielkalkulation eines LP-Herstellers vorliegen. Ausgehend von einem 8-Lagen-ML Blind-Vias in einer Außenlage +10% Blind-Vias in beiden Außenlagen +16% Buried Vias +13% Blind- und Buried-Vias +18% Ich weiß, das sind dir alles viel zu viele Informationen, daher nehme ich deine unzulässige, sinnentzerrende Verkürzung meiner Aussage vorweg: B/B macht die Sache mitnichten "ausserordentlich teue", ab 8-10 Lagen ist der Preisunterschied sehr übersichtlich. Drunter wird man in den seltensten Fällen B/B brauchen. Quelle: http://www.conday.de/fileadmin/images/medien/Conday2011/Votraege/Layoutoptimierung_in_der_Praxis.pdf
Frank Bär schrieb: > Um nicht zu vergessen: absoluter Schwachsinn. Ich habe hier eine > Beispielkalkulation eines LP-Herstellers vorliegen. Klar, wenn du von deinen abartigen ungeraden Lagenaufbauten ausgehst, da fallen dann Buried Vias kaum noch ins Gewicht, weil du ja eh so viele Pressvorgänge hast wie ohne Buried Vias. Wir reden hier aber über normale ML von normalen Herstellern für normale Kunden, kein Supersystem Bär. Für mich ist die Aufgabe eines Technikers immer noch, mit wenig Geld und viel Gehirn zu arbeiten, nicht wie du mit maximalem Aufwand und ohne jede Intelligenz. Und im Gegensatz zu deinen völlig aus der Luft gegriffenen Behauptungen sind meine Konstruktionen immer noch Mainstream, und dafür brauche ich mich auch nicht zu schämen, das ist nur die reine Vernunft. Gruss an dein Paralleluniversum, Reinhard
Reinhard Kern schrieb: > Frank Bär schrieb: >> Um nicht zu vergessen: absoluter Schwachsinn. Ich habe hier eine >> Beispielkalkulation eines LP-Herstellers vorliegen. > > Klar, wenn du von deinen abartigen ungeraden Lagenaufbauten ausgehst, da > fallen dann Buried Vias kaum noch ins Gewicht, weil du ja eh so viele > Pressvorgänge hast wie ohne Buried Vias. Wir reden hier aber über > normale ML von normalen Herstellern für normale Kunden, kein Supersystem > Bär. Für mich ist die Aufgabe eines Technikers immer noch, mit wenig > Geld und viel Gehirn zu arbeiten, nicht wie du mit maximalem Aufwand und > ohne jede Intelligenz. Und im Gegensatz zu deinen völlig aus der Luft > gegriffenen Behauptungen sind meine Konstruktionen immer noch > Mainstream, und dafür brauche ich mich auch nicht zu schämen, das ist > nur die reine Vernunft. > > Gruss an dein Paralleluniversum, Reinhard Kannst du auch Argumente liefern, oder ist deine ganze Aufmerksamkeit darauf gerichtet, Beleidigungen von dir zu geben? Du hast bis heute entweder nicht verstanden, oder nicht gelesen, was ich zur Fertigung von ungeraden Lagenaufbauten geschrieben habe. Das ist eigentlich schade, weil das Thema wirklich interessant ist, du aber zu verbohrt bist, dich dem unvoreingenommen zu nähern. Schau dir das verlinkte PDF an, da ist eine Tabelle der Kostenentwicklung für deine Mainstream-Konstruktionen drin. Der LP-Hersteller wird es wohl am besten wissen, der verdient schliesslich sein Geld damit. Oder ist der auch völlig planlos und du bist der Einzige, der überhaupt irgendetwas über Layout, Lagenaufbau und Kostenentwicklung weiß? Mein aktueller Stand ist, dass du mit wenig Geld und wenig Wissen über aktuelle Technologien und deren Kostenstrukturen arbeitest. Und ich belege meine völlig aus der Luft gegriffenen Behauptungen wenigstens auch mit Quellen. Wo ist deine Musterkalkulation für einen 8-ML für einseitig-beidseitig-buried-B/B-Vias mit "außerordentlichen" Mehrkosten? Wo fängt für dich überhaupt "außerordentlich" an? Bei 5 Prozent in Kleinstserie? Übrigens: Ausgehend von dieser Tabelle liegt der Aufschlag für ungeradzahlige LP ab 9-ML in Prototypenstückzahlen geschätzt bei 10-15%. Prototypen kosten nun mal Geld und hier kalkuliert niemand für eine Serie. Du wirst dich vielleicht auch erinnern, dass es in dem Fall ebenfalls (wie auch hier) um Prototypen geht. Aber da bei dir ja schon eine Steigerung um nicht einmal 5 einsame Prozentpünktchen anscheinend eine "ausserordentliche teure" Angelegenheit ist, will ich dir nicht weiter widersprechen. Deine ständige Dampfplauderei unter völliger Ignoranz vorgebrachter Argumente oder angeführter Quellen ist ermüdend. Vielleicht können wir ja demnächst mal wieder einen zivilisierteren Umgang pflegen. Frank
Hakt euch doch bitte nicht gegenseitig die Köpfe klein. Ihr habt beide eure Erfahrungen gemacht und stoßt in euren Erfahrungswerten gegenseitig an die Köpfe. Anstatt das was der andere sagt, einfach still zur Kenntnis zu nehmen und den persönlichen Horizont zu erweitern, greift Ihr lieber zum Kreuz und der Bibel und wollt euch gegenseitig in einen Kreuzzug bekehren. Hier geht auch nicht um Recht/Unrecht, Schwarz/Weiß - Es wurde nur nach einen günstigen Angebot gefragt.
Hallo, schade, bis 15.26 war das hier eine interessante, sachliche Diskussion unter Leuten, die was von der Sache verstehen, das ist nun vorbei. Komisch nur, dass die von F. Bär gerade noch so hoch gelobte Fa. Contag als Standardaufbauten auch nur ML mit gerader Lagenzahl aufführt, also machen die offensichtlich ihre ML zwar schnell aber falsch... Es hat aber keinen Zweck, sich hier immer wieder die Anwürfe eines technologischen Geisterfahrers anhören zu müssen, also lassen wir's besser, F.B. wird die anderen 99% nicht überzeugen, umgekehrt aber auch nicht. Mir muss sowieso keiner was glauben, es kann ja jeder seinen LP-Lieferanten selbst fragen, warum fast alle ML geradlagig sind. Beschreibungen des Fertigungsablaufs gibt es auch zur Genüge. Und Werbung mache ich für niemanden, die Fa. RK elektronik stellt garkeine LP her, als Geschäftsführer müsste ich das wissen. Obwohl, es gibt ja immer jemand, der es besser weiss. Tschüs insoweit, Reinhard Generell und zu anderen Themen lasse ich mir selbstverständlich nicht befehlen, die Klappe zu halten.
Hi es gibt tatsächlich ML Lagenaufbauten mit n%2==1? Würde mich mal interessieren warum man das macht. Nicht provokativ gemeint ich bin schlicht neugierig da mir das noch nie untergekommen ist. Matthias
> es gibt tatsächlich ML Lagenaufbauten mit n%2==1? Würde mich mal > interessieren warum man das macht. Nicht provokativ gemeint ich bin > schlicht neugierig da mir das noch nie untergekommen ist. Macht in HF-Designs einiges her. Die dichten Planes in der Mitte bilden einen nennenswerten Kondensator, ausserdem kommt man mit den Rückströmen bei HF-Signalen gut hin. Was EMV angeht, ist der Aufbau ziemlich optimal, ähnlich einem GND-VCC-VCC-GND-Aufbau, aber niederimpedanter. ILFA arbeitet derzeit mal wieder an einem Forschungsprojekt mit einem 5-ML: http://www.ilfa.de/blobs/absortivesstromversorgungssystem.pdf?pb-id=wd6595665584becf1632d52cabe12bcccea8624a4eci8 Reinhard ist leider der Meinung, dass Forschung in der Richtung völlig unnötig ist. Wahrscheinlich ist die Elektroniktechnologie für ihn ausdefiniert und bedarf keiner neuen Erkenntnisse. Reinhard Kern schrieb: > Komisch nur, dass die von F. Bär gerade noch so hoch gelobte Fa. Contag > als Standardaufbauten auch nur ML mit gerader Lagenzahl aufführt, also > machen die offensichtlich ihre ML zwar schnell aber falsch... Du bist wirklich ein hervorragender Troll. Schau dir ILFA-Forschungsprojekte an, das Stichwort "Absorptives Stromversorgungssystem in Leiterplatten" habe ich ja gerade genannt. Da kommt ein 5-ML zum Einsatz. Fraunhofer macht HF-Designs mit 5-ML (übrigens auch mit koaxial-Vias, hübsches technologisches Schmankerl...). Dass das ein Standard wäre, hat hier nie jemand außer dir behauptet. > Es hat aber keinen Zweck, sich hier immer wieder die Anwürfe eines > technologischen Geisterfahrers anhören zu müssen, also lassen wir's > besser, F.B. wird die anderen 99% nicht überzeugen, umgekehrt aber auch > nicht. Ach ja, wie war das noch mit den Buried Vias? "Außerordentlich teuer"? Ich bezweifle, dass einer von uns beiden hier tatsächlich ein Geisterfahrer ist, ein wirklicher technologischer Diskurs scheitert an deiner Verbohrtheit. Schade eigentlich, da verpassen wir sicherlich beide was. > Mir muss sowieso keiner was glauben, es kann ja jeder seinen > LP-Lieferanten selbst fragen, warum fast alle ML geradlagig sind. Weil es fertigungstechnisch einfacher machbar ist. Aber nicht alles, was einfach ist, ist für jede Anwendung gleich gut. Mit der Einstellung könnte ich nämlich auch fragen: Warum wird im HF-Bereich Rogers-Material benutzt? Das ist doch deutlich teurer als FR4, aufwändiger in der Verarbeitung und es gibt ja auch HF auf FR4. Aber den Einsatz von Rogers zweifelst du wohl sicher nicht an, auch wenn die Vorteile erst ab einigen GHz messbar sind. > Beschreibungen des Fertigungsablaufs gibt es auch zur Genüge. Und > Werbung mache ich für niemanden, die Fa. RK elektronik stellt garkeine > LP her, als Geschäftsführer müsste ich das wissen. Obwohl, es gibt ja > immer jemand, der es besser weiss. Wo hast du das denn wieder rausgelesen? Meine Güte, hast du viel Fantasie. > Tschüs insoweit, Reinhard > > Generell und zu anderen Themen lasse ich mir selbstverständlich nicht > befehlen, die Klappe zu halten. Das erwartet auch keiner. Nur solltest du hin und wieder mal den "alles Deppen ausser mir"-Modus außen vor lassen.
He liebe Leute, lasst uns doch alle mal lieber zusammen ein virtuelles Bierchen trinken ! Mal zu den Kosten. Die von Frank genannten Preise sind sicherlich pro Bohrprogramm, d.h. wenn ich zwei Burried Via Programme habe (was bei µBGAs schon mal vorkommen kann) dann kommt nochmal was drauf (vielleicht nicht mehr 13%). Ob Burried Vias nun "ausserordenlich" teuer sind oder "kein Problem" ist auch eine Frage des Kunden selbst. In meiner täglichen Arbeit gibt es alle Sorten, von "Preis spielt keine Rolle !" bis "50 Cent mehr ? - Sind Sie des Wahnsinns ?" Leider meldet sich Heino nicht mehr, so das wir hier rätselraten machen. Prost Uwe
Die ganze Diskussion hatte ja am Ende wohl auch sehr wenig mit der Ausgangsfrage zu tun. Wie bekomme ich preiswert und schnell Multilayer ab 6 Lagen aufwärts mit Blind und Burried Vias. Diese wurde wohl bis jetzt wohl eher wenig beantwortet ...
Mikki Merten schrieb: > Die ganze Diskussion hatte ja am Ende wohl auch sehr wenig mit der > Ausgangsfrage zu tun. Was wohl auch am mangelten Input seitens Heino liegt, wir wissen schlicht und ergreifend nicht, mit was für einem µBGA er es zu tun hat (Anzahl d. Reihen). Diese Information ist in diesen Fall aber endscheidend. Gruss Uwe
asd schrieb: > Ich kenn auch Leute die meinen wegen einem popeligen High-Speed ADC > gleich 12 Lagen zu brauchen. Die sollten sich mal bewusst machen dass > die Chinesen (Taiwaner?) PC-Motherboards mit 4-6 Lagen layouten... Moin, das Layout will ich mal sehen. Haste Quellen dafür! Glaube nicht! Gruß und n8.
So mal angemeldet, will ja nit Gast mässig spammen. AUF 4 LAGEN NEN PC-MAINBOARD ZU ROUTEN, DAS WILL ICH SEHEN. Quellen her ASD. Meiner Meinung nach absoluter Troll(ASD) oder die stellen echt Schrott her. Wo sollen die Impedanzangepassten Signals(sind ja nur USB , PCIx, ...) seien bei 4 Lagen und wo die anderen Signal Layers? Nur ein Versorgungslayer ?^^ Eine Groundplane, hmm ??? FRAGEN ÜBER FRAGEN? N8.
Hi warum schreist du denn so? Für ein Board mit einem Pentium4 gibt es z.B. ein Dokument von von Intel: http://download.intel.com/design/chipsets/designex/25252705.pdf Dort findest du auf Seite 36 den empfohlenen Lagenaufbau. 4 Kupferlagen. Geh mal davon aus das sich das auch heute nicht massiv geändert hat. Hier http://www.intel.com/p/en_US/embedded/hwsw/hardware/core-q67-b65/hardware findest du unter "Schematic and Layout files" zwei Links auf Pakete die die CAD-Daten der Referenzboards von Intel beinhalten. Leider nur mit Registrierung zugänglich aber die Namen der Pakete sprechen schon für sich. PC Technologie muss billig sein. Und da zählen eben auch Lagen auf dem Board. Die Chips werden bereits entsprechend ausgelegt so das das möglich ist. Matthias
Ich kenne es auch so, dass Consumer-Mainboards 4-6 Lagen haben und Server-Boards meist 6-8, da dort mehr Signalleitungen verlegt sind. Unter http://download.intel.com/design/iio/docs/31505302.pdf gibts ein paar Infos zu einem 6lagigen Aufbau, habe aber auch schon Docs von Intel über 4Lagige Mainboards gesehen.
Hallo, eine Empfehlung für µ-BGA mit 0.5mm Pitch, aus einem aktuellen Video-Vortrag der Printed Circuit University von Garry Ferrari, Director der US-Kanadischen Firma FTG Circuits: Pad/Via 250µ Bohrung 149µ Leiterbahnbreite und Abstand 83µ Das wird bei FTG aktuell so gefertigt, es geht also ganz konventionell, nur mit verringerter Geometrie, und wird daher am kostengünstigsten sein. Erwiderungen darauf sowie Auslassungen über Unfähigkeit und andere Beleidigungen sind zwecklos oder gleich an die PCU oder Garry persönlich zu senden, ich gebe das nur hier wieder, und die Vorträge kann sich nach Registrierung jeder selber von der PCU runterladen. Der Hinweis darauf kam gestern, nicht etwa in den 80er Jahren. Gruss Reinhard
Hmm die PDFs von Intel sind höchst interessant! Vor allem da sie allem widersprechen, was ich in den letzten Jahren über EMV gerechtes Design gelernt habe (teilweise schmerzhaft!) 4 Layer kann ich kaum glauben meistens sehen meine Aufbauten wie Folgend aus 1. Signal & Komponenten 2. GND 3. VCC I/O & Peripherie Voltage (meist 3,3 & 5V) 4. VCC Core (meist 1,2; 1,5; 1,8 und 2,5V) 5. GND 6. Signal & Komponenten Oder 1. Signal & Komponenten 2. Signal 3. GND 4. VCC I/O & Peripherie Voltage (meist 3,3 & 5V) 5. VCC Core (meist 1,2; 1,5; 1,8 und 2,5V) 6. GND 7. Signal 8. Signal & Komponenten Aber VIER Lagen? Niemals... Mein letztes Design mit einem Spartan 6 im CSG484 (okay, nur 0,8mm Pitch) und 2x DDRx Speicher, parallelem Flash, im Verbund mit einem DSP und ähnlicher Peripherie würde ich nie in EMV gerechten 4 Lagen drücken können.
Hi tja, ich möchte auch keinen vom Hobbybastler zusammengeschusterten PC in einer GTEM Zelle vermessen und entstören müssen. Aber es ist wirklich so. Die Dinger sind auf billigste Massenproduktion getrimmt. Da sind die 20% Mehrkosten für zwei zusätzlich Layer für den 300€ Rechner eben nicht vermittelbar. Matthias
Macht da die Stückzahl nicht einiges? Ich meine die Board von so manch einem Hersteller läuft sicherlich in 10.000'er Auflagen.
Reinhard Kern schrieb: > Hallo, > > eine Empfehlung für µ-BGA mit 0.5mm Pitch, aus einem aktuellen > Video-Vortrag der Printed Circuit University von Garry Ferrari, Director > der US-Kanadischen Firma FTG Circuits: > > Pad/Via 250µ > Bohrung 149µ > Leiterbahnbreite und Abstand 83µ Das geht, aber nur bei Aufbauten im Bereich von 1mm Dicke oder mit µVia. Für 1,6mm wird das kein Fertiger mehr garantieren, die aspect ratio für Vias sollte maximal 1:8 sein. Meine 0,5mm-BGAs haben 275µm Pad, 75µm Strukturbreite und 100µm µVia. > Erwiderungen darauf sowie Auslassungen über Unfähigkeit und andere > Beleidigungen sind zwecklos Wie gesagt, das geht nur mit Leiterplattendicken im Bereich von 1mm und darunter. Solltest du vielleicht dazu sagen, bevor der OP hier was nicht fertigungsfähiges beim Hersteller seiner Wahl anfragt... Und Beleidigungen und Unfähigkeit sind dein Metier, da hänge ich mich nicht rein. > oder gleich an die PCU oder Garry persönlich > zu senden, ich gebe das nur hier wieder, und die Vorträge kann sich nach > Registrierung jeder selber von der PCU runterladen. Der Hinweis darauf > kam gestern, nicht etwa in den 80er Jahren. Eine aspect ratio von höchstens 1:8 gibt auch Würth an, Zitat: "der einzige deutsche LP-Hersteller, der in der Liste der 500 grössten Hersteller weltweit aufgeführt wird." Und auch diverse Vorträge des FED lassen ähnliches verlauten. Zitat: "sagt dir wohl nichts, aber FED ist die Branchenorganisation". Die haben sicherlich alle keine Ahnung. Übrigens: Aus einer 150µm-Bohrung ein 250µm-Via zu machen, ist sicherlich ein interessanter Prozess, den du unbedingt hier vorstellen solltest. Im CAD-Programm wird der Enddurchmesser des Vias angegeben, nicht der Bohrdurchmesser. Du meinst also mit Sicherheit einen Via-Enddurchmesser von 150µm, was einer 250µm-Bohrung bedarf. Bei deiner überlegenen Kompetenz war ich eigentlich davon ausgegangen, dass du den Unterschied zwischen Via-Durchmesser und Bohrdurchmesser kennst und auch in der Lage bist, diese beiden Größen nicht synonym zu verwenden. Wie auch immer: Die Bohrung muss jedenfalls anschliessend noch gefüllt und noch einmal überkupfert werden, was also gleich zwei zusätzliche Prozesse, einen Schritt in der Galvanik und die Verfüllung, bedeutet. Ich bin mir ehrlich gesagt nicht wirklich sicher, ob das wirklich günstiger als B/B-Vias ist. Nur eins sollte klar sein: "ganz konventionell" ist das mit Sicherheit nicht und auch nicht deine vielzitierte Standardtechnologie. Ich habe exakt sowas übrigens vor nicht allzulanger Zeit (< 6 Monate) mal bei Würth für Kleinststückzahlen angefragt. Die empfehlen, den Bohrdurchmesser deutlich kleiner als das spätere Pad zu wählen. In der konkreten Empfehlung war von 800µm Paddurchmesser für 200µm Bohrung die Rede. Das ist dann auch das Minimum, was überhaupt noch machbar ist, denn beim Verfüllen ist der geringe Durchmesser sehr hinderlich. > Gruss Reinhard Frank
Frank Bär schrieb: > Übrigens: Aus einer 150µm-Bohrung ein 250µm-Via zu machen, ist > sicherlich ein interessanter Prozess, den du unbedingt hier vorstellen > solltest. ... usw. Ich habe hier nachvollziehbar zitiert, was ich dazu meine ist zunächst mal irrelevant, aber es war natürlich von vornherein klar, dass du darauf hin eben auch US-Hersteller als unqualifiziert niedermachst, weil ja niemand ausser dir Ahnung haben kann. Das spricht schon für sich, aber der Vortrag selbst ist wie er ist und bleibt so - deine Meinung dazu ist genauso vollkommen unwichtig wie meine. Oder willst du deine Hasstiraden zum globalen Weltkrieg ausweiten? Die Amis werden sich totlachen über F.B. aus Germany, der ihnen erklären will, dass sie keine ML herstellen können. Leider kann hier garkeine Diskussion über Technologie mehr zustandekommen, weil man nicht mal mehr erklären kann, dass 35µ + 35µ = 70µ sind, ohne dass Frank sich meldet und in vielen Sätzen erklärt, dass das rückständig und unsinnig ist. Falls jemand ernsthafte Fragen zur LP-Technik hat, bitte Mail an mich (rkern@rk-elektronik.de ist ja allgemein bekannt), ich bemühe mich, alles zu beantworten was nicht nur auf Mobbing und Pöbeleien abzielt. Schade dass das Forum so seine Funktion nicht mehr erfüllen kann. Gruss Reinhard
Reinhard Kern schrieb: > Frank Bär schrieb: >> Übrigens: Aus einer 150µm-Bohrung ein 250µm-Via zu machen, ist >> sicherlich ein interessanter Prozess, den du unbedingt hier vorstellen >> solltest. ... usw. > > Ich habe hier nachvollziehbar zitiert, was ich dazu meine ist zunächst > mal irrelevant, aber es war natürlich von vornherein klar, dass du > darauf hin eben auch US-Hersteller als unqualifiziert niedermachst, weil > ja niemand ausser dir Ahnung haben kann. Das spricht schon für sich, > aber der Vortrag selbst ist wie er ist und bleibt so - deine Meinung > dazu ist genauso vollkommen unwichtig wie meine. Oder willst du deine > Hasstiraden zum globalen Weltkrieg ausweiten? Die Amis werden sich > totlachen über F.B. aus Germany, der ihnen erklären will, dass sie keine > ML herstellen können. Du scheinst langsam etwas abzuheben. Du hast weder nachvollziehbar zitiert (dazu gehört eine Quellenangabe - nicht erst seit Guttenberg) noch ergeben deine Ausführungen Sinn. Desweiteren habe ich auch den von dir zitierten Hersteller nicht als unqualifiziert "niedergemacht", sondern auf die notwendigen Randbedingungen hingewiesen. Ob dir das jetzt recht ist, oder nicht, ist mir eigentlich egal, denn für sachliche Argumente bist du ja sowieso nicht zu haben. Viaplugging ist keine konventionelle Technologie. Aber selbst wenn, was bringt uns dein Einwurf, wenn nicht einmal die von dir so hochverehrte Fa. Würth Elektronik das fertigen kann? Warum gehst du nicht auf die von mir vorgebrachten Argumente technologischer Natur ein? > Leider kann hier garkeine Diskussion über Technologie mehr > zustandekommen, weil man nicht mal mehr erklären kann, dass 35µ + 35µ = > 70µ sind, ohne dass Frank sich meldet und in vielen Sätzen erklärt, dass > das rückständig und unsinnig ist. Falls jemand ernsthafte Fragen zur > LP-Technik hat, bitte Mail an mich (rkern@rk-elektronik.de ist ja > allgemein bekannt), ich bemühe mich, alles zu beantworten was nicht nur > auf Mobbing und Pöbeleien abzielt. Schade dass das Forum so seine > Funktion nicht mehr erfüllen kann. Der Hinweis, dass Viaplugging nicht bei beliebigem Enddurchmesser machbar ist und mit Zusatzkosten verbunden ist, ist für dich Mobbing? Wenn du hier erklärst, dass man in eine 1,6mm-LP prozesssicher eine 150µm-Bohrung einbringen kann und diese Bohrung nach der Galvanik bei einem verbliebenen Innendurchmesser von 80-100µm noch problemlos verfüllen kann, dann musst du dich schon auf Kontra einstellen. Wenn du dann noch erklärst, dass das konventionelle Technologie wäre, die implizit mit keinen Mehrkosten verbunden ist, dann fragt sich der ein oder andere hier, der sich ebenfalls mit Technologie beschäftigt, schon, was das werden soll. > Gruss Reinhard Gruß Frank
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.