Aussparung (Nut) auf Platine in Eagle

[Chrissinger (Gast)]

Hallo,

ist es möglich in Eagle eine Aussparung auf einer Platine inklusive 
(Löt-)Pads zu generieren? Wie würde ich dies bewerkstelligen? Ggf. hat 
jemand eine Roadmap für dieses Vorhaben. Zum besseren Verständnis meiner 
Frage trägt hoffentlich die kleine Skizze bei.
Für konstruktive Vorschläge bin ich sehr dankbar.
Gruß

[Reinhard Kern (Gast)]

Chrissinger schrieb:
> ist es möglich in Eagle eine Aussparung auf einer Platine inklusive
> (Löt-)Pads zu generieren?

Nach Zeichnung meinst du eine Wanne, in die das Bauteil kommt? Da würde 
ich erst mal den LP-Hersteller fragen, ob er dafür überhaupt ein 
Verfahren hat, ich kenne solche (vergoldete) Wannen nur von extrem 
teuren Hewlett-Packard (Agilent) Geräten für HF-Messtechnik. Der kann 
dir dann auch sagen, was er an Unterlagen braucht, sowas ist weder in 
Gerber noch in ODB++ definierbar, du brauchst ja Leiterbahnen, die 
3dimensional in die Wanne hineinführen (oder hast du das anders gelöst). 
Was es gibt: ein Multilayer mit einer Lage für das IC, an dem 
stellenweise die Decklagen darüber entfernt werden, wie bei 
Starrflex-Schaltungen. Meines Wissens gibt es selbst in CAD-Systemen der 
oberen Klasse keine Funktionen dafür, von Eagle garnicht zu reden.

Gruss Reinhard

[Reinhard Kern (Gast)]

Hallo,

Nachtrag: alle mir näher bekannten Systeme lassen Bauteile nur auf der 
Top- oder Bottom-Lage zu, ein Bauteil auf einer Innenlage eines 
Multilayers gibt es nicht. Bei meinem System könnte ich wahrscheinlich 
tricksen, weil ich Pads in beliebiger Form auf beliebige Lagen machen 
kann.

Ich würde also einen ML definieren mit einer Lage für das IC, dort die 
Pads zeichnen, obwohl das IC "offiziell" auf der Aussenlage sitzt, und 
dem LP-Hersteller eine Zeichnung mitliefern, wo er diese Lage freifräsen 
muss - wenn er das überhaupt kann. Sowas wie Lötstopplack, Bestückungs- 
oder Pastendruck in der Wanne gibt es sowieso nicht, den Bestücker musst 
du also auch fragen.

Gruss Reinhard