Hallo, gibt es Fausformeln um die Größe einer Leiterplatte, anhand der Anzahl Bauteile, Bauteil Größe sowie die Anzahl der Pins, abzuschätzen? Ich weiß halt nicht wie viel Platz die Bahnen benötigen, bezw. wie viel man dafür veranschlagen müsste. Natürlich, je nach Anzahl der Lagen wird die Platine dann kleiner. Gibt es solche Faustformeln?
Ich denke, wenn du nicht stapeln wollst, solltest du die Oberfläche aller Bauteile addieren und als minimale Fläche annehmen... Außerdem muss eine Kante mindestens so lang sein, wie die größte Bauteilkante (wenn du 45° platzierst, dann nimm die Diagonale)... MfG Marius
PCB schrieb: > Natürlich, je nach Anzahl der Lagen wird die Platine dann kleiner. Eine allgemeingültige Formel gibt es nicht, weil das von den eingegangenen Kompromissen abhängt: du kannst zwar Via in Pad machen und alles auf Innenlagen verbinden, dann kommst du auf eine Bedeckung durch Bauteile nahe 90%, aber das ist nicht die preisgünstigste Lösung. Für vernüftige Lagenzahl und unter Vermeidung exotischer Technologien kannst du mit etwa 60% Bedeckung rechnen. Wenn du beidseitig bestückst, eher mit weniger, weil sich Bohrungen für THT-Bauteile und Vias für die beiden Seiten behindern. Man kann schon Layer und Vias so planen, dass man auf beiden Seiten fast unabhängig dicht bestücken kann, aber das ist sehr aufwendig, praktisch sind das dann 2 Platinen mit vielen Verbindungen dazwischen. Bei THT-Bauteilen kann man auf der Gegenseite oft Pullups und sonstiges Hühnerfutter zwischen den Pads unterbringen, aber da kommen höchstens 10..20% Flächennutzung heraus. Und bei sehr vielen Leitungen, z.B. Prozessor-Memory mit 64 oder 128 bit, muss man einfach Platz auch für die Leiterbahnen vorsehen, weil das doch günstiger ist als Multilayer mit 10 Lagen oder mehr zu verwenden. Wenn man Handys konstruiert, gibt es natürlich andere Vorgaben - da muss man eben mit dem gegebenen Platz auskommen, koste es was es wolle. Dafür brauchst du auch nicht zu fragen, wie gross die Platine werden darf. Friss oder stirb. Gruss Reinhard
Hallo, Zusatz 1: wenn jemand viel Zeit und Geld hat, kann er ja versuchsweise eine gegebene, ausreichend komplexe Schaltung jeweils in 2,4,6 und 8Lagen-Technik layouten und auf die kleinste Platinengrösse bringen. Dann könnte man die Varianten auf Basis einer grossen Stückzahl kalkulieren lassen. Zusatz 2: Bei einer Übersicht über alle möglichen gefertigten LP (ich kenne ca 25000 Typen aus der Fertigung, aber auch was man so in PCs und anderen Geräten findet) wird sich herausstellen: LP mit wenig Lagen und dafür viel Platz für Leiterbahnen sind immer günstiger als ML mit vielen Lagen - wenn man halt genügend Platz hat. Typisch in PCs sind z.B. Zusatzplatinen, etwa PCI-Formate, mit einem grossen IC und sonst nicht viel, die Flächennutzung ist jämmerlich und hat in den vergangenen Jahren wegen der IC-Entwicklung sogar stark abgenommen. Auf einer 128k-Speichererweiterung für IBM XT war der Platz noch fast zu 100% genutzt! Gruss Reinhard
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.