Takt >1GHz für DDS

[Michel_Kat (Gast)]

Hi an Alle,

Ich versuche einen DDS mit Takt zu versorgen. Die Frequenz soll dabei 
bei mind. 1.2 GHz liegen und darf 3 GHz nicht überschreiten. Bis her 
habe ich mir überlegt eine PLL von AD zu verwenden die mit einem Quarz 
mit 40MHz als Referenz betrieben wird. Die PLL gibt am Ausgang HCMOS 
oder LCPECL aus, wobei HCMOS nur bis 250MHz möglich ist. Das Problem ist 
nun das der DDS laut Datenblatt lieber Single-Ended den Takt empfangen 
würde. Gibt es eine Möglichkeit aus LCPECL ein Single-Ended Signal zu 
machen ohne dabei die Qualität des Ausgangssinganls der PLL stark zu 
beeinflussen. Die PLL wäre AD9520.

Ich würde mich freuen wenn mir jmd. weiterhelfen könnte oder mich auf 
die richtige Fährte bringen kann.

MfG

Michel_K

[Purzel H. (hacky)]

Naja. Man uebertraegt nur eines der beiden Signale. Das andere muss man 
trotzdeem abschliessen !

[janko (Gast)]

Hallo!

Darf man fragen was das fuer ein DDS ist? Klingt interessant...

Jan

[W.S. (Gast)]

janko schrieb:
> Darf man fragen was das fuer ein DDS ist?

Vermutlich ein zukünftiges. Soweit ich weiß, ist bei Analog Devices bei 
1 GHz Schluß. Naja, vielleicht kann man den noch bis 1.2 GHz übertakten, 
aber 3 GHz ist utopisch.

W.S.

[Jodler (Gast)]

Internal clock divider

[Miachael_Kat (Gast)]

Danke soweit für die Antworten. @janko  es handelt sich dabei um ein 
Euvis DS856.

[janko (Gast)]

Sehr interessant! Kannte bis jetzt nur die AD DDS. Wo bekommt Euvis 
chips denn her und was kostet der besagte DS856 als Einzelstueck?