ATMega168 INT0 ohne ISR

[Alex_PvG (Gast)]

Hallo liebe Gemeinde,

ist vermutlich eine blöde Anfängerfrage...
ich möchte gern alle 5 sec prüfen, ob seit der letzten Prüfung eine 
fallende Flanke an INT0 vorlag. Ich möchte allerdings nicht die ISR für 
den INT0 nutzen. Im Simulator des AVR Studio 4.18 und 5 geht das auch 
prima. PINB1 schaltet alle 5 sec um, PINB0 nur wenn fallende Flanke 
vorlag.
Die fallende Flanke wird am gesetzten Flag INTFR0 im EIFR Register 
erkannt.
Wenn ich die hex in meinen Microcontroller übertrage, gibt es keine 
Reaktion auf die fallende Flanke die ich durch einen Taster auf GND 
simuliere. Kann mal bitte jemand auf meinen Codeschnipsel schauen ob ich 
hier vieleicht einen Denkfehler gemacht habe? Oder verhält sich der 
Mega168 in real anders als der Simulator?

Vielen Dank im Voraus!

#include <avr/io.h>
#include <avr/interrupt.h>

#define CPU_CLOCK 3686400 

ISR(TIMER1_COMPA_vect){
  if (bit_is_set(EIFR,INTF0))
  {
    EIFR|=(1<<INTF0); // write one for clear interrupt flag
    PORTB^=(1<<PINB0); // change state of PINB0
  }
  PORTB ^=(1<<PINB1); // change state of PINB1
};

int main(void)
{
  PORTD |=(1<<PIND2); // Pull up enable - PIN for external INT0 (button is low active)
  EICRA |= (1<< ISC01);  //INT request on falling edge
  DDRB |= (1<<PINB0)|(1<<PINB1); // PB0, PB1 as output
  
  // configure timer0
  OCR1A = 18000; //OCR1A for 5 seconds
  TCCR1B|= (1<<WGM12); //clear timer on match
  TCCR1B|=(1<<CS10)|(1<<CS12); //scaler =1024
  TIMSK1|= (1<<OCIE1A); // enable Timer1 Compare match A ISR
  sei();
  
  // infinite loop
  while(1)
    {
        asm("NOP"); 
    };
}

[Thomas E. (thomase)]

Alex_PvG schrieb:
> hier vieleicht einen Denkfehler gemacht habe?
Und zwar einen gewaltigen.

Wenn ein Interrupt ausgelöst wird, MUSS eine Isr vorhanden sein, sonst 
macht der Controller einen Reset.

Alex_PvG schrieb:
> if (bit_is_set(EIFR,INTF0))
>   {
>     EIFR|=(1<<INTF0); // write one for clear interrupt flag
Sowas in einem Timer-Interrupt abzufragen, ist nicht der Weisheit 
letzter Schluss.

char nInt0 = 0;

ISR(INT0_vect)
{
   nInt0 = 1;
}

ISR(TIMER1_COMPA_vect)
{
  if (nInt0)
  {
    nInt0 = 0;

    Mach was...
  }
}

Alex_PvG schrieb:
> while(1)
>     {
>         asm("NOP");
>     };
Das "nop" kannst du weglassen. Es reicht, wenn er einfach nur auf der 
Stelle trampelt.

mfg.

[Helfer (Gast)]

Thomas Eckmann schrieb:
> char nInt0 = 0;

noch ein volatile dazu, dann funzt's auch. :)

[Thomas E. (thomase)]

Helfer schrieb:
> noch ein volatile dazu, dann funzt's auch. :)
Jo.

mfg.

[Karl H. (kbuchegg)]

Thomas Eckmann schrieb:
> Alex_PvG schrieb:
>> hier vieleicht einen Denkfehler gemacht habe?
> Und zwar einen gewaltigen.
>
> Wenn ein Interrupt ausgelöst wird, MUSS eine Isr vorhanden sein, sonst
> macht der Controller einen Reset.

Er hat doch den INT0 gar nicht zur Behandlung durch eine ISR 
freigegeben. Im EIMSK ist das entsprechende Bit nicht gesetzt worden.
Er fragt lediglich das Flag im Flagregister ab. Und das ist durchaus 
legitim, wenn auch das Rücksetzen fehlerhaft gemacht wurde (was aber zur 
Zeit nicht das Problem darstellt)

[Peter D. (peda)]

Thomas Eckmann schrieb:
> Sowas in einem Timer-Interrupt abzufragen, ist nicht der Weisheit
> letzter Schluss.

Natürlich kann man jedes Interruptereignis auch pollen, bei der UART 
wird das sogar oft gemacht.
Man muß nicht jedesmal einen Interrupthandler verschwenden.


Peter

[Thomas E. (thomase)]

Karl Heinz Buchegger schrieb:
> Er hat doch den INT0 gar nicht zur Behandlung durch eine ISR
> freigegeben.

Peter Dannegger schrieb:
> Natürlich kann man jedes Interruptereignis auch pollen, bei der UART
> wird das sogar oft gemacht.

Ihr habt ja Recht.
Aber dann müsste das bei ihm auch so funktionieren.

mfg.

[Thomas E. (thomase)]

Nochmal von vorne.
Der Code funktioniert.

Aber was ist das?
Alex_PvG schrieb:
> #define CPU_CLOCK 3686400
#ifndef F_CPU
 #define F_CPU 3686400UL
#endif

Läuft der Controller mit dem richtigen Takt(Fuses)?

mfg.

[J.-u. G. (juwe)]

Thomas Eckmann schrieb:
> Läuft der Controller mit dem richtigen Takt(Fuses)?

Hab ich mich auch schon gefragt. Er hat aber nur davon geschrieben, dass 
PINB0 sich nicht wie erwartet verhält. PINB1 scheint ja ordnungsgemäß zu 
toggeln (@Alex_PvG: ist das so?).

[Alex_PvG (Gast)]

Hallo,

vielen Dank für die vielen Hinweise. Hatte gestern leider keine Zeit 
reinzuschauen. PINB1 toggelt wie erwartet im geplanten Zeitintervall. 
CPU läuft mit externem Baudratenquarz, fuses sind entsprechend gesetzt.

Das Löschen des Interrupt flags durch schreiben eines Bits

EIFR|=(1<<INTF0)

habe ich aus der ATMEL Beschreibung des Prozessors. Funktioniert im 
Simulator auch so.

Ich muss dann wohl mal schauen ob der PIND2 (INT0) eventuell abgeraucht 
ist. Mal anderen Prozessor ausprobieren...

[Alex_PvG (Gast)]

... achso: das

asm("NOP")

 hab ich drin, damit ich schrittweise testen kann. Sonst läuft der 
Simulator durch.

Danke nochmal!