Was ist ein Core-Generator?

[Micha (Gast)]

Hallo,

kann mir jemand sagen, was ein Core-Generator ist?! Ich bin ein paar Mal 
auf den Begriff gestoßen und kann leider nichts damit anfangen.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Das ist ein Stück Software, das auf dem PC läuft und dir einen Kern für 
einen bestimmten Rechenweg erzeugt.

Du willst z.B. eine Sinusfunktion mit einem Cordic Algorithmus 
berechnen, dann nimmst du den Core-Generator, teilst dem ein paar 
Eckparameter (Breite, Struktur...) mit und bekommst etwas, das du dann 
in dein Design einbauen kannst. So ein Kern kann dann z.B. aus einer 
Netzliste bestehen, oder auch aus mehreren Quelldateien, die dann mit 
übersetzt werden müssen.

Oder du sagst: ich brauche eine CPU mit deisen und/oder jenen 
Peripherieelementen. Ein entsprechend geeigneter Core-Generator kann 
auch das.

[Micha (Gast)]

Danke für die Antwort.

Verstehe ich das richtig, dass er mir sozusagen Quellcode erzeugt, den 
ich verwenden kann?

[Duke Scarring (Gast)]

Micha schrieb:
> Verstehe ich das richtig, dass er mir sozusagen Quellcode erzeugt, den
> ich verwenden kann?
Ja. Wobei manchmal auch direkt Netzlisten oder auch unlesbarer Code 
erzeugt werden.

Duke

[Klaus F. (kfalser)]

Duke Scarring schrieb:
>> Verstehe ich das richtig, dass er mir sozusagen Quellcode erzeugt, den
>> ich verwenden kann?
> Ja. Wobei manchmal auch direkt Netzlisten oder auch unlesbarer Code
> erzeugt werden.

Die Anwort ist eher :
"Meistens nicht".
Es wird fast immer eine Netzliste erzeugt. Diese ist nicht lesbar.
Für die Simulation wird noch eine VHDL Datei erzeugt, diese ruft dann 
ein Modul aus der XilinxCoreLib auf.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Klaus Falser schrieb:
> Für die Simulation wird noch eine VHDL Datei erzeugt
Es wird auch für die Synthese ein Wrapper erzeugt, den man als 
Blackbox in sein HDL-Modell einbinden kann.

[Muss mal labern (Gast)]

Netzliste ist auch Quellcode insbesonders wenn in EDIF oder VHDL 
verfasst.
netzlisten können per Backannotation in VHDL umgewandelt werden, der 
dann aber keine verhaltensbeschreibung ist. Coregeneratoren werden auch 
eingesetzt um module parametrisierbar zu gestalten und werden meist bei 
regelmäßigen Strukturen mit repierenden elementen eingesetzt z.B. Dig. 
Filter mit bestimmbarer ordnung, Speicherstrukturen, CRC generatoren 
etc.

MfG,