Hallo zusammen, im Datenblatt auf der Seite 99 im letzen Abschitt steht folgendes : " Table 44 shows the resulting output codes if the differential input channel pair (ADCn - ADCm) is selected with a gain of GAIN and a reference voltage of VREF ". http://www.atmel.com/dyn/resources/prod_documents/doc1477.pdf Ich übersetze dies folgendermaßen : " In der Tabelle 44 sind die Wandlungsergebnisse mit den Differenzeingängen ADCn und ADCm, der ausgewählten Verstärkung des Verstärkers ( GAIN ) und der ausgewählten Referenzspannung ( VREF ) dargestellt ". Das Beispiel unter dieser Tabelle vestehe ich. Aber die Tabelle selber gar nicht. Der ADC-Wert müsste doch größer sein, wenn GAIN anstatt eins, zwanzig beträgt. Wieso ist dann in der Formel VREF / GAIN angebeben ? und ist Vadcm + (1021/1024) Vref/GAIN dann auch noch 1022 oder 1021 als dezimaler Ergebniswert ? Bernd_Stein
der wandler hat immer nur 10 bit bei gain 20 wird nur das analoge signal 20fach verstärkt,d.h. bei vref/20 eingangssignal ist am wandler vollauschlag (1023)
Julian Baugatz schrieb: > der wandler hat immer nur 10 bit > bei gain 20 wird nur das analoge signal 20fach verstärkt,d.h. > > bei vref/20 eingangssignal ist am wandler vollauschlag (1023) > Hoffe ich habe es verstanden. Vadcm ist die Eingangsspannung am -Input des Differenzverstärkers (Siehe Bild Seite 95). Weil ja die Differenzspannung der Eingänge ADCm und ADCn verstärkt wird ist bei ADCm = ADCn die verstärkte Differenzspannung = 0. Darum steht in der Tabelle bei ADCm = 0x000. Vadcn ist die Eingangsspannung am +Input des Differnzverstärkers. Weil ja die Differenzspannung verstärkt wird ist Vadcn um die Spannung Vadcm erhöht, deshalb immer Vadcm + ... in der Tabelle. Bei einer Verstärkung von 20, ist 1/20 der Referenzspannung (2,56V) der Messendwert. Also ist 128mV bzw. 128000µV = 0x3FF der Maximalwert. Bei einer Referenzspannung von 2,56 Volt und 10-Bit (1024 Schritte) Auflösung ist ein Schritt 2,5mV. Und 1/20 eines Schrittes ist 0,125mV. Also ist bei einer Eingangsspannungsdifferenz von 0,125mV ein Wandlungsschritt erreicht. Somit ist bei 0,125mV Spannungsdifferenz das Wandlungsergebnis 0x001 in der Tabelle. Jedoch ist am +Input ( Vadcn ) bzw. dem ausgewählten positiven MUX-Eingang gegen GND eine Spannung von Vadcm + (1/1024) * Vref zu messen. Was relativ theoretisch gilt, weil um 0,125mV zu messen, es eines ziemlich genauen Meßgerätes bedarf. Bernd_Stein
Meine Erklärung scheint ja zu stimmen. Wer kann mir nochmals helfen, um diesen Satz von Seite 97 im letzen Abschnitt zu übersetzen. Verstehe nämlich nicht wann die Sample-and-Hold zeit endet und wieder neu beginnt. " The actual sample-and-hold takes place 1.5 ADC clock cycles after the start of a normal conversion and 13.5 ADC clock cycles after the start of an extended conversion " Bernd_Stein
Bernd_Stein schrieb: > Verstehe nämlich nicht wann die Sample-and-Hold > zeit endet und wieder neu beginnt. Das kann ich auch nicht herauslesen. Ich gehe daher davon aus, dass diese Zeit extrem kurz ist (Übernahme bei eine Flanke?) und der Text und die Diagramme nur den Zeitpunkt beschreiben, nicht aber die Dauer. Aber warum interessiert Dich das? - Willst Du ADCs feilen? Nimm das Ding so wie es ist und benutze es einfach. ...
Hannes Lux schrieb: > > Aber warum interessiert Dich das? - Willst Du ADCs feilen? Nimm das Ding > so wie es ist und benutze es einfach. > Es ist ja so, es wird immer wieder darauf verwiesen ins Datenblatt zu schauen. Nun habe ich im Buch : " Messen, Steuern und Regeln mit AVR-Mikrocontrollern " von Wolfgang Trampert auf der Seite 88 und ff. diese Zeitdiagrame von der ADC-Wandlung. Hier Seite 192 http://www.atmel.com/dyn/resources/prod_documents/doc2486.pdf Allerdings ist im Buch auch der Zeitverlauf des Sample und Hold Signals zu sehen. Deshalb frage ich mich wie der Mann darauf kommt, das sich das so verhält. Gibt es da etwa noch eine andere Quelle als das Datenblatt ? oder kann ich nur nicht die richtigen Schlüsse daraus ziehen, weil ich diesen Abschnitt nicht richtig interpretieren kann ? " The actual sample-and-hold takes place 1.5 ADC clock cycles after the start of a normal conversion and 13.5 ADC clock cycles after the start of an extended conversion " Bernd_Stein
Hi Ich finde den Ausdruck 'Sample and Hold' in dem Diagramm und in der Beschreibung vom Datenblatt etwas unglücklich. 1,5 bzw. 13,5 Takte nach dem Setzen von ADSC beginnt die Hold-Phase. Da wird der Schalter (S.195 im Datenblatt) geöffnet. Jetzt frag mich aber nicht, wann er wieder geschlossen wird. Möglicherweise am Ende der Conversation. Aber spätestens mit Setzen von ADSC. MfG Spess
spess53 schrieb: > Hi > > Ich finde den Ausdruck 'Sample and Hold' in dem Diagramm und in der > Beschreibung vom Datenblatt etwas unglücklich. 1,5 bzw. 13,5 Takte nach > dem Setzen von ADSC beginnt die Hold-Phase. Da wird der Schalter (S.195 > im Datenblatt) geöffnet. Jetzt frag mich aber nicht, wann er wieder > geschlossen wird. Möglicherweise am Ende der Conversation. Aber > spätestens mit Setzen von ADSC. > > MfG Spess > Danke für den Hinweis mit dem Schalter Abschnitt " Analog Input Circuitry " den Abschnitt gibt es nämlich beim ATtiny26 Datenblatt nicht. Dachte das gleich wäre mit dem ADC bei den AVRs. Bernd_Stein
Hi
>Dachte das gleich wäre mit dem ADC bei den AVRs.
Ist es eigentlich auch. Aber der ATTiny26 ist nicht mehr so richtig
Up-To-Date.
Rev. 1477J-06/07 1. “Not recommended for new design”
Bei den Nachfolgern ATTiny261/461/861 ist das enthalten.
MfG Spess
spess53 schrieb: > Hi > >>Dachte das gleich wäre mit dem ADC bei den AVRs. > > Ist es eigentlich auch. Aber der ATTiny26 ist nicht mehr so richtig > Up-To-Date. > > Rev. 1477J-06/07 1. “Not recommended for new design” > > Bei den Nachfolgern ATTiny261/461/861 ist das enthalten. > > MfG Spess > Habe davon noch ein paar. Aber Appropo Up-To-Date. Wie finde ich nochmal heraus worin sich der Nachfolgetyp unterscheidet. Da gibt es doch so ??? Schriften von Atmel. Wie heißen die noch ? Mir ist schon beim Pinvergleich aufgefallen, das einige mehr Funktionen haben. Bernd_Stein
Hi >Da gibt es doch so ??? Schriften von Atmel. >Wie heißen die noch ? Migration Notes. MfG Spess
spess53 schrieb: > Hi > >>Da gibt es doch so ??? Schriften von Atmel. > >>Wie heißen die noch ? > > Migration Notes. > > MfG Spess > Danke. http://atmel.com/dyn/resources/prod_documents/doc8273.pdf Bernd_Stein
Hallo zusammen, wie lautet die Formel bei OpenOffice calc, die mir die Tabelle unten vervollständigt. Mir ist aufgefallen das z.B. bei VADCm + VREF / GAIN = 1023 und VADCm + (1023/1024) VREF / GAIN = 1023 das gleiche Ergebnis herauskommt. Nun wollte ich herausfinden wo dies noch der Fall ist. Table 44. Correlation Between Input Voltage and Output Codes VADCn Read code Corresponding decimal value VADCm + VREF /GAIN 0x3FF 1023 VADCm + (1023/1024) VREF /GAIN 0x3FF 1023 VADCm + (1022/1024) VREF /GAIN 0x3FE 1022 ... ... ... VADCm + (1/1024) VREF /GAIN 0x001 1 VADCm 0x000 0 Die Tabelle ist auf Seite 100 zu finden. http://www.atmel.com/dyn/resources/prod_documents/doc1477.pdf Bernd_Stein
Habe da nochmal eine Frage. Wie soll ich diesen Satz ( Fett ) in dem folgenden Abschnitt verstehen bzw. übersetzen ? *If diffential Channels are selected, the conversion will only start at every other edge of the ADC clock Cycle after ADEN was set.* " Falls die Diffenzeingangsspannungsmessung ausgewählt wurde, wird die Wandlung nur gestartet bei jeder anderen Flanke des ADC-Taktzyklusses nach dem ADEN gesetzt war. " Irgendwie macht diese Überseztung keinen Sinn. Ist auf der Seite 97 am Ende des dritten Abschnitts zu finden. http://www.atmel.com/dyn/resources/prod_documents/doc1477.pdf Bernd_Stein
Im Datenblatt auf der Seite 99 ( ADC Conversion Result ) steht im 2ten Abschnitt : ..., and 0x3FF represents the selected reference voltage minus one LSB. was ich so übersetze : Ein Wandlungsergebnis von $3FF entspricht der ausgewählten Referenzspannung minus einem LSB. Ist ein LSB = Vref / 1024 ? http://www.atmel.com/dyn/resources/prod_documents/doc1477.pdf Bernd_Stein
Bernd Stein schrieb: > Ist ein LSB = Vref / 1024 ? Ein LSB ist erstmal das niederwertigste Bit des Ergebnisses, bzw. der Wert, den das niederwertigste Bit verkörpert. Es entspricht somit dem 1024tel des Messbereiches, bzw. der Differenz von einer Rasterstufe zur nächsten. Bernd Stein schrieb: > Ein Wandlungsergebnis von $3FF entspricht der ausgewählten > Referenzspannung minus einem LSB. Das ist aber nur die halbe Wahrheit, denn wenn die zu messende Spannung größer als Vref ist, beträgt das Ergebnis auch nur $3FF. Und bei Verwendung der internen Referenz von 2,56 V (bei anderen AVRs auch 1,1 V) ist es durchaus erlaubt, dass die zu messende Spannung größer als die Referenz ist. Bei Verwendung des internen Vorverstärkers (Gain > 1) kann es auch mal passieren, dass der ADC in die Begrenzung gerät. Du tust Dir also einen Gefallen, wenn Du freiwillig den Messbereich auf $3FE reduzierst und $3FF als "Überlauf" wertest, also gesondert als "Error" behandelst. ...
Hannes Lux schrieb: > ... > Du tust Dir also einen Gefallen, wenn Du freiwillig den Messbereich auf > $3FE reduzierst und $3FF als "Überlauf" wertest, also gesondert als > "Error" behandelst. > Danke fuer deine Antwort und diesen Tip. Bernd_Stein
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.