Forum: Platinen Eagle: Loch im Bottom Layer durch Bauteil auf Top Layer


von Christian S. (christian_s75)


Lesenswert?

Hallo zusammen,

ich bin gerade an der Erstellung eines Layouts im HF-Bereich. Ich habe 
mehrere Komponenten auf dem Top-Layer und auf dem Bottom eine 
Massefläche. Wenn ich allerdings ein Bauteil auf dem Top platziere, 
ergibt sich im Bottom-Layer ein Loch in der Massefläche - sehr ungünstig 
bei HF-Bauteilen. Gibt es eine Möglichkeit das auszuschalten?

beste Grüße

Christian

von Christian S. (christian_s75)


Lesenswert?

...Problem gelöst. Es war ein selbst angelegtes Bauteil, hatte für die 
Abmessungen den Layer Dimension gewählt. Wenn ich dies in tPlace ändere 
ist alles gut. Kann mir das jemand erklären?

Gruß

Christian

von Klaus (Gast)


Lesenswert?

Christian S. schrieb:
> Wenn ich dies in tPlace ändere
> ist alles gut. Kann mir das jemand erklären?

Das ist einfach: der Dimensionlayer hat halt die Bedeutung der 
Platinenaußenkanten. Und da das Kupfer nicht bis ganz an den 
Platinenrand geht, hast du halt auf allen Laden ne Freihaltung um die 
vermeintlichen Platinenrand. tPlace ist für Bauteileabmessung der 
korrekte Layer.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.