Hallo, ich hoffe, ich bin hier unter "Platinen" richtig mit meiner Frage. Der Titel und das Bild machen meine Frage denke ich schon klar, ist die Anbindung des Quarzes so in Ordnung, oder gibt es deutliches Verbesserungspotential? (Die Airwires bitte nicht beachten, die benachbarten Bereiche habe ich noch nicht komplett geroutet) Aufgrund der Platzverhältnisse kann ich leider nur nach rechts weggehen, die längere der Leiterbahnen ist ca. 17 mm lang. Sollte die Masse evtl. unter dem Quarz "ausgeschnitten" werden? Das habe ich schon mehrfach woanders gesehen. Noch ein paar Angaben, um den Aufbau besser einschätzen zu können: Quarzfrequenz 20 MHz, mehrlagige Platine (zweite Lage durchgehend GND). Pin 34 + 38 sind im IC per Regler erzeugte Spannungen (DC) die nah am IC abgeblockt werden müssen. Pin 39 aufwärts sind die Datenleitungen. Es handelt sich um einen Transceiver-IC, im Bildausschnitt unten links ist der HF-Ausgang zu sehen.
Wenn du da eine durchgehende Massefläche drunter hast, ist das so OK. Eine separate Masseführung für den Quarz macht sich zuweilen gut, wenn man nur zweilagig arbeiten kann und daher keine komplett durch- gehende Masse zur Verfügung hat.
ich denke so oft musst du den Guard Ring nicht auf GND nageln, da verbaust du dir nur Platz (unter dem GND Layer darfst du auch unter dem Quarz routen)
Gibt es nicht in den Datenblättern der Oszillatoren so Layoutempfehlungen?
Sven H. schrieb: > Gibt es nicht in den Datenblättern der Oszillatoren so > Layoutempfehlungen? Ja, aber lustigerweise lesen oft die Angestellen oder Praktikanten der Hersteller ihre App-Notes nicht. Dazu das Bild dort unten: http://www.lothar-miller.de/s9y/categories/33-Quarz PeterL schrieb: > ich denke so oft musst du den Guard Ring nicht auf GND nageln Besser wäre es, den gar nicht auf GND zu nageln und so die Signalmasse in den Oszillator zu mischen, sondern diese Oszillatormasse lokal an den nahegelegenen GND-Pin zu führen.
Also ich habe bisher immer die beiden Cs zwischen µC und Quarz eingeplant, direkt nebeneinander. Bei einem der beiden eght dann eine Leitung zwischen den Pads durch. Ich habe leider kein Bild, aber so habe ich es schonoft in AppNotes gesehen und hat bei mir auch gut geklappt. Dann kannst du den Quarz ein wenig weiter an den µC ranrücken und sparst dir ein paar mm Leiterbahn. Aus dem BAuch heraus würd ich aber sagen, dass da so geht, in meinen Augen sind Urenquarze eher empfindlicher als die Hochfrequenzquarze, bei denen es ja meist nur um Schnelligkeit und nicht um die Promillgenauigkeit geht. Viele Grüße.
Hallo PeterL. schrieb: > ich denke so oft musst du den Guard Ring nicht auf GND nageln, da > verbaust du dir nur Platz (unter dem GND Layer darfst du auch unter dem > Quarz routen) Mal abgesehen davon, daß solche GND-Anbindungen in der Form in Linie mechanisch eine Sollbruchstelle darstellenn. So ähnlich wie eine Briefmarkenperforation. Zum Glück laufen sie ja nicht von einer Boardkante zur anderen. ;-) Tipp: In so Situationen die GND Anbindungen im Zickzack setzen.....aber das kostet wieder Platz. Ich weiss ja nicht, was der OP an Anforderungen bezüglich EMV und Genauigkeit hat, aber bei 99% aller Anwendungen könnte er auch den Guard Ring weglassen. Hier fliegt irgendwo ein alter PIC Testaufbau rum, bei dem die QuarzlLeitungen mit 3cm 0,14mm² verdrillt angeschlossen sind....und ich empfinde PICs als empfindlicher bezüglich Anschwingen, was Quarze angeht, verglichen mit anderen Mikrocontrollern. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
Ich gebe dir Recht: man muss mit diesem Thema nicht unbedingt die Gäule scheu machen. Aber es kostet nun wirklich kaum Aufwand, es gleich richtig zu machen... ;-)
Vielen Dank für die vielen Hinweise! Ehrlich gesagt fehlen mir noch ein wenig die Erfahrungen um abschätzen zu können wieviel Gehirnschmalz für optimale Platzierung und Routing ich investieren muss, oder ob die schnelle 0815-Lösung mit doppelt so langen Leiterbahnen ihren Zweck hier genauso erfüllt hätte. Aber gleich wissen wie man es richtig macht hätte mir zumindest den Aufwand mit dem akurat gesetzten Lattenzaun an Vias erspart... Ich habe mal versucht, die Ratschläge anzuwenden. Ist die Umsetzung so besser? Die GND-Anbindung unter dem IC nach rechts ausweiten wäre eher nicht gut, da an der Ecke (Pin 32/33) der Sendeausgang mit 868 MHz liegt, da will ich den GND nicht zu sehr beschneiden.
Also ganz ehrlich, das ist echt ein Thema, wo man 5 Leute fragt und 10 unterschiedliche Antworten bekommt. Ich frage mich nur, warum du da so rumturnst mit Restrict Layern und VIAs. Ich würde es ganz straight-forward machen: Von Pin 36 und 37 zum Quarz. Die Leitungen dabei möglichst nah beieinander. Auf dem Weg zum Quarz die Kondensatoren setzen, mit Masse richtung Pin 35. Und dann einfach eine simple Leiterbahn benutzen um Pin 35 mit den Massen der beiden Kondensatoren anzubinden, fertig. Im Prinzip exakt so, wie auf Lothars Seite. Ohne irgendwelche Masseflächen zu vergewaltigen.
ist schon nahe am Optimum, ich würde die Leitunge an Pin 33 und 34 etwas nach unten schieben und eine DUKO rechts neben PIN 35 setzen, sonst muss der Strom einen Umweg über die linke Duko machen
Und ich würde noch die beiden Kondensatoren um 180° drehen, dass die keine Durchkontaktiereung brauchen, sondern direkt an den Massepin vom uC geführt werden können. Einfach so wie dort: http://www.lothar-miller.de/s9y/uploads/Bilder/Quarz_LokaleMasse.gif Dann ist diese Fläche nämlich nur noch Schirmung. Derzeit muss sie noch ein Signal führen...
Das macht natürlich beides Sinn, der GND-Pin dort wird wohl seinen Sinn haben. Wenn ich die C's drehe und mir damit die beiden Vias dafür spare, kann ich die ganze Einheit leicht nach links schieben. Das bringt dann wieder Platz für ein Via über dem GND-Pin 35. So wird's jetzt gemacht, vielen Dank!
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.