Hallo zusammen, ich stehe im Moment wohl etwas auf dem Schlauch. Ich möchte eine vereinfachte Wahrheitstabelle für einen Ausgang der von 8 Eingängen und deren Zuständen abhängig ist. Das gute alte KV Diagramm hilft mir da nicht mehr weiter. Wie kann ich noch vereinfachen?
Quaine-McKlusky Verfahren. Also eine Quiane Tabelle aufstellen und mit dem KcKlusky Verfahren vereinfachen. Technische Informatik Semester 2.
Was soll das denn werden? Ein simpler Ausgang kann doch nur "wahr" oder "falsch" sein. Wie sieht denn die Verknüpfung aus?
Warum willst Du das? Das macht doch die Synthese beim FPGA/CPLD von selbst-) Die Tabelle selbst kannst Du auch nicht vereinfachen, nur ihre moegliche Implementierung.Je nach Ubergewicht von Nullen oder Einsen kanns Du erstmal mit der Summe von oderfunktionen oder der Verodeung von Summenfunktionen anfangen.
chick schrieb: > Was soll das denn werden? > > Ein simpler Ausgang kann doch nur "wahr" oder "falsch" sein. Wie sieht > denn die Verknüpfung aus? aber dieses wahr oder falsch kann natürlich von verschiedenen faktoren abhängig sein. werde mal nach dem Quaine-McKlusky Verfahren suchen, danke!
Ahnungslos schrieb: > Das gute alte KV Diagramm hilft mir da nicht mehr weiter. Wie kann ich > noch vereinfachen? Wie sieht denn deine Wahrheitstabelle aus? Fällt die unter irgendein Geheimhaltungsabkommen?
Es ist eine Wahrheitstabelle, was da nun oben an Eingängen steht spielt doch für die Fragestellung keine Rolle
Ahnungslos schrieb: > Es ist eine Wahrheitstabelle, was da nun oben an Eingängen steht spielt > doch für die Fragestellung keine Rolle Was da oben an den Eingängen steht, ist in der Tat völlig egal. Es geht um den Inhalt, insbesondere Besetzungsdichten und Verteilung der Zustände.
Ein CPLD-Tool downloaden, z.B. Xilinx Webpack. Die Tabelle eingeben, compilieren und das erzeugte Listing ansehen. Peter
Ich habe noch nie mit VHDL zu tun gehabt. Ich lade mir aber grade das Webpack. Kann mir jemand eventuell das Grundgerüst des VHDL Codes pasten, in das ich später nur noch nach Schema F die Wertetabelle einzugeben brauche?
Ahnungslos schrieb: > Kann mir jemand eventuell das Grundgerüst des VHDL Codes > pasten, in das ich später nur noch nach Schema F die Wertetabelle > einzugeben brauche? So wird man's wohl machen müssen, wenn du den VHDL Code nicht selbst zusammenkriegst und deine Tabelle hier nicht posten willst.
* Noch nichts mit VHDL zu tun gehabt ... * Hunderte von Megabytes für's Xilinx Webpack runterladen ... * Kein Grundgerüst für VHDL ... * ausserdem: das Webpack gibt keine vereinfachte Wahrheitstabelle raus, sondern nur die Logik auf Gatterebene. Irgendwie hab' ich den Eindruck, der Thread-Opener kommt nit dieser Vorgehensweise nicht wirklich weiter ... Mein Vorschlag: KV, Quine-McCluskey, eigener Hirnschmalz oder Wahrheitstabelle posten und das Forum vereinfachen lassen ... :-) Gruß, Thomas
Ahnungslos schrieb: > werde mal nach dem Quaine-McKlusky Verfahren suchen, danke! Wenn Du stattdessen nach "Quine-McCluskey" suchst, dürften Deine Erfolgschancen besser aussehen. http://de.wikipedia.org/wiki/Verfahren_nach_Quine_und_McCluskey
VHDL dürfte zu schwer sein. Eine Truth Table geht einfacher in Abel. Hier ein Beispiel: http://www.kxcad.net/electronic_Xilinx_guide/mergedProjects/abelref/html/ar_truth_table_examples.htm Peter
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.