Ich muss mehrere Daten mit ihren eigenen Takten einlesen (bis zu 50Mhz) die LVDS geliefert werden. Kann ich das mit asynch fifos bauen, indem ich den Takteingang ohne PLL als clock nutze? Ich habe nicht gneug buffer.
Takter schrieb: > Kann ich das mit asynch fifos bauen, Asynchrone Fifos kann ich mir am ehesten als Laufzeit vorstellen. > Ich habe nicht gneug buffer. Lies mal den Artikel zur Netiquette und dann deinen Post. Könntest du deine eigene Frage beantworten, wenn du nicht mal weißt, um was für ein IC es sich dreht...Und um welche LVDS-Signale es geht.... Und um welchen Takt...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.