Layout für Toner Transfer

[Kai K. (kaya)]

Hallo Leute,
ich hatte vor einiger Zeit im Internet die Toner-Transfer-Methode 
entdeckt. Jetzt wollte ich die Methode mal ausprobieren. Habe mich schon 
etwas belesen, aber würde gerne ein Rat bzgl. meines Layouts bekommen. 
Ist das Layout von den Leiterbahnstärken, Isolationsflächen und Co so 
okay? (Im Anhang liegt ein pdf-Ausdruck des Layouts)

Platinengröße: 100 x 80mm (Eagle Freeware halt)

Leiterbahnen: 1,016mm [40mil] (zwei oder drei sind 0,8128mm [32mil])

Isolartion des Polygon: 0.4064mm [16mil]

Kleinste Pads:  Durchmesser = 1,27mm [50mil] und Bohrung = 0,8mm 
[~31mil]

Hoffe die wichtigsten Angaben waren das.
Würd mich freuen, wenn einer einen Blick drauf schmeißen könnte.
Vielen Dank
Kai

PS: Die pdf-Datei hat leider leichte Kanten und komische Rundungen, dies 
ist jedoch bei einem Druck von 2400dpi nicht mehr sichtbar. Die hier 
verwendete Druckqualität für die pdf-Datei lag bei 600dpi.

[Paul Baumann (Gast)]

Es macht manchmal Schwierigkeiten, kompakte Masseflächen vollständig
auf die Platine zu bringen. Ich schlage Dir vor, die Massefläche als
Gitter auszulegen. Das geht mit "Change->Pour->Hatch"

MfG Paul

[Floh (Gast)]

Bügelst du oder hast du einen umgebauten Laminator?

[Kai K. (kaya)]

Ja von den Masseflächen hab ich schon gelesen gehabt. Ich schau mir 
deinen Hinweis in Eagle gleich mal an.

Ich bin ja noch am Anfang (vor dem ersten Versuch), also Bügeleisen ;-) 
Liegt ja sonst bei mir nur rum, so wird es mal benutzt :-)

[Timo S. (kaffeetas)]

Mit 16mil Isolationsabstand gibt es gerne Brücken auf die Massefläche!
Mach das etwas doch etwas größer, vor allem wenn du nicht soooo viel 
Erfahrung im Löten hast.

Ansosnten die Massefläche als Gitter ausführen oder nach dem 
Abrubbeln/abziehen der Vorlage nochmals auf dem Bügeleisen erhitzen bis 
der Toner schmilzt. So können sich die feinen Poren im Toner schließen 
und die Massefläche wird ansehlich!

Viel Spass beim Basteln
 Timo

[Kai K. (kaya)]

Hi,

danke für das Anschauen. Also Löten ist kein Problem ich hoffe nur, dass 
es nachher halt alles ordentlich ausschaut. Aber hab schon viele Seiten 
und Beiträge gelesen, also denke ich, dass ich gut vorbereitet bin. Bin 
bei solchen Sachen auch recht Gewissenhaft.

Hab auch einmal die Massefläche mit der "hatch" Funktion in Eagle 
ausgedruckt. Mal schauen, was nachher besser aussieht. Aber vielen Dank 
für die Tipps.

Grüße

[Axel S. (a-za-z0-9)]

Moin,

40 mil Leiterbahnen und 16 mil clearance sind normalerweise kein 
Problem. Was mir etwas sehr wenig erscheint ist der ~9 mil Ring, der bei 
50 mil Pins mit 0.8mm Bohrung übrig bleibt. Ich mache solche Pins/Vias 
nie kleiner als 65 mil, vor allem weil ich von Hand bohre.

Ich habe gerade am Wochenende einen kleinen Nutzen Platinen mit der 
Tonermethode gemacht. Kleinste Leiterbahnbreite 15 mil, kleinste 
clearance 12 mil. Das ist 1A geworden.

Hängt natürlich immer von der Gerätschaft ab und wie gut man die schon 
kennt (und demnach ausreizen kann). Bei mir ist das ein HP Laserjet 4+ 
mit KMP-Toner, eingestellt auf maximale Deckung. Gedruckt auf 
Reichelt-Katalog. Laminiert mit Aldi-Laminierer (Temperaturrregelung 
totgelegt - auf die Dauer nicht empfehlenswert). Geätzt mit FeCl3 
Schaumätzgerät. Als Software nutze ich pcb (Teil von gEDA) unter Linux.

Leiterbahnen 10 mil sind grenzwertig, zumindest bei fremden Layouts. 
Meine Kombination neigt dazu, Leiterbahnen schmaler und die Isolation 
breiter werden zu lassen. Deswegen sind 10 mil clearance auch kein 
Problem.

Ich hänge dir mein Layout mal an. Zum Vergleich: der FQP-32 ist ein 
ATmega88 mit 0.8mm spacing und die Platine hat 35x45 mm²


HTH, XL

[Kai K. (kaya)]

Axel Schwenke schrieb:
> 40 mil Leiterbahnen und 16 mil clearance sind normalerweise kein
> Problem. Was mir etwas sehr wenig erscheint ist der ~9 mil Ring, der bei
> 50 mil Pins mit 0.8mm Bohrung übrig bleibt. Ich mache solche Pins/Vias
> nie kleiner als 65 mil, vor allem weil ich von Hand bohre.

Ja bei denen hab ich auch Sorge, werd sie nochmal größer machen.