Hallo Zusammen, ich route gerade einen SPI-Bus mit max. Speed 60MB/s. An den Empfängern sehe ich ne AC Terminierung vor. Nun mache ich mir Gedanken darüber, ob es notwendig ist, dass CLK und MOSI/MISO die gleiche Leitungslänge haben? Ich freue mich über Eure Hilfe... Grüße
60MB/s über SPI? da könnte das schon langsam relevant werden. Habs mal grad im Kopf durchgerechnet, bei 600Mbit/s würden 17cm Leitungsunterschied zu einer polaritätsverschiebung führen, also das z.b. die steigende Flanke in der Mitte des Bit, wird dann zu ner steigenden Flange am ende des Bit ;-) Aber 17cm is schon viel. Längenanpassung brauch man ja eigentlich nur für differentielle Signale, damit Laufzeiten für eingestrahlte Störungen gleich sind. bin kein Experte für SPI bei hohen Datenraten.
...mein Bus könnte im extrem Fall 10cm bekommen mit 3 Slaves dran. Damit könnte es zu Problemen kommen. Das sind mir zu viel "könnte" => ...das wird gar nicht so einfach werden :-)
@Hans F. (kruschtler) >ich route gerade einen SPI-Bus mit max. Speed 60MB/s. Das sind sicher eher 60 Mbit/s, nicht Mbyts/s, oder?. >An den Empfängern sehe ich ne AC Terminierung vor. Bei den geschwindigkeiten muss man sowieo eher eine linienförmigen Buis machen, da gibt es nur zwei Enden. >Nun mache ich mir Gedanken darüber, ob es notwendig ist, dass CLK und >MOSI/MISO die gleiche Leitungslänge haben? Eher nicht, wenn man nicht gerade Dutzenden von cm Unterschied erzeugt. MFG Falk
@Falk ja richtig, 60MBit/s -> da habe ich ein "it" vergessen :-) Es wird nicht ganz linienförmig werden: der Master sitzt mittig auf einer Aufsatzplatine. Ein Slave ist auf der einen Seite und die anderen 2 Slaves sind gegenüber. Vom oberen Board geht es über ne Lötleiste nach unten... Stört mich auch schon die ganze Zeit, doch es geht nicht anders - es wird also ein "Sternaufbau". CPU zu Sternpunkt = 6cm Sternpunkt zu 1. Slave = 5cm Sternpunkt zu 2. & 3. Slave = 7cm + 5cm An jedem Empfänger sehe ich auf SCLK, MOSI und CS ne AC Terminierung vor und an der CPU kommt die AC Terminierung des MISO hin.
bei 60Mbit/s ist der Thread wohl dezent überflüssig. Er hat vielleicht Probleme mit Reflexionen (das kann ich nicht beurteilen), aber bestimmt nicht mit Längenunterschieden der Leitungen.
@ Hans F. (kruschtler) >Es wird nicht ganz linienförmig werden: der Master sitzt mittig auf >einer Aufsatzplatine. Ein Slave ist auf der einen Seite und die anderen >2 Slaves sind gegenüber. Vom oberen Board geht es über ne Lötleiste nach >unten... Doch, muss man halt eine Schlaufe legen. Für die paar Leitungen ist das verschmerzbar. Würde ich empfehlen, siehe Wellenwiderstand. >An jedem Empfänger sehe ich auf SCLK, MOSI und CS ne AC Terminierung vor >und an der CPU kommt die AC Terminierung des MISO hin. Kann funktionieren, ist aber nicht so schön. MFG Falk
@ Falk mhm? ok...das mit der Schleife würde gehen - habe ich zuerst auch gedacht, dann aber wieder verworfen - wenn die Idee nochmal aufgegriffen wird, dann mache ich das doch so! Du würdest die AC Terminierung des MISO eher an den Slave machen?... oder was findest du nicht schön? Danke Dir Grüße
@ Hans F. (kruschtler) >Du würdest die AC Terminierung des MISO eher an den Slave machen?... Nein. >oder was findest du nicht schön? Die Verzweigung und mehrfache Terminierung von SCLK und MOSI. MfG Falk
@Falk also alles linear durch (mit Schleife) , SCK + MOSI + CS am Slave AC terminieren und MISO an der CPU AC terminieren - wäre das Ergebniss nach diesem "Gespräch"? Danke Dir! Gruß
Chris S. schrieb: > bei 60Mbit/s ist der Thread wohl dezent überflüssig. Er hat vielleicht > Probleme mit Reflexionen (das kann ich nicht beurteilen), aber bestimmt > nicht mit Längenunterschieden der Leitungen. Bei PCI, ca. 33HMz und single ended, wird empfohlen und, wie man auf den Karten auch sehen kann, die Clock-Leitung länger als die längste Datenleitungen zu machen. MfG Klaus
Hans F. (kruschtler) >also alles linear durch (mit Schleife) , SCK + MOSI + CS am Slave AC >terminieren Nur SCK + MOSI, denn das sind Multidrop-Bussignale. CS geht direkt zu jedem Slave, dort würde ich Serienterminierung bevorzugen. >und MISO an der CPU AC terminieren Ja. @ testtest (Gast) >pci ist ein full resonant bus. spi nicht. Was soll beib PCI voll resonant sein? Weil man dort bissel mit Serientermineirung spielt?
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.