Anordnung von Groundplanes

[Tobias (Gast)]

Hallo zusammen,
ich entwickle eine Platine auf der sich 2 FPGAs befinden. Dabei Handelt 
es sich um Altera Cyclone IV EP4CE22. Für die Spannungsversorgung 
benötige ich Ground und Power Planes. Der FPGA benötigt 3V für die IOs 
und 1,2V Kernspannung. Um möglichst wenig Lagen zu haben wollte ich 
folgende Layer verwenden:

Layer 1: Top (Signale)
Layer 2: GND
Layer 3: 1,2V
Layer 4: 3V
Layer 5: GND
Layer 6: Bottom (Signale)

Ist eine solche Anordnung empfehlenswert? Besteht ein Problem darin, 
dass zwischen 1,2V und 3V keine Groundplane ist?

Vielen Dank schonmal :-)

Gruß
Tobi

[Falk B. (falk)]

Ganz schöner Luxus, vier Lagen Versorgung und nur zwei für Signale. Man 
kann es auch übertreiben. Ich würde es so machen

Layer 1: Top (Signale)
Layer 2: Signale
Layer 3: GND
Layer 4: 3V + 1,2V
Layer 5: Signale
Layer 6: Bottom (Signale)

Wenn man jeweils Layer1&2 sowie 5 und 6 ansatzweise um 90 gegeneinander 
die Leitungsführung macht, gibt das auch nicht allzuviel Übersprechen. 
Alternativ so.

Layer 1: Top (Signale)
Layer 2: GND
Layer 3: Signale
Layer 4: Signale
Layer 5: 3V + 1,2V
Layer 6: Bottom (Signale)

[Tobias (Gast)]

Was ich der einfachheithalber verschwiegen hab ist, dass die 1,2V Plane 
schon halbiert ist in 1,2V und Überwachten 1,2V von der der Strom 
gemessen wird und die 3V Plane schon dreigeteilt ist in3V, 3V überwacht 
und 3,3V für zwei DVI/TMDS Tranceiverchips. Und das alles auf einen 
Layer wäre zu viel.

Ist es ein Probelm, dass bei meiner anordnung zwischen Layer 3 (1,2V) 
und Layer 4 (3V) keine Groundplane ist?

[Falk B. (falk)]

@  Tobias (Gast)

>Ist es ein Probelm, dass bei meiner anordnung zwischen Layer 3 (1,2V)
>und Layer 4 (3V) keine Groundplane ist?

Nein.

[Tobias (Gast)]

Danke :-)

[Reinhard Kern (Gast)]

Tobias schrieb:
> Ist es ein Probelm, dass bei meiner anordnung zwischen Layer 3 (1,2V)
> und Layer 4 (3V) keine Groundplane ist?

Nein. Die Verwendung von gesplitteten Layern ist bei FPGAs mehr oder 
weniger zwangsläufig wegen der vielen Versorgungsspannungen, dem kommt 
entgegen, dass diese oft lokal begrenzt sind, bei mir bekannten 
Schaltungen ist z.B. 1,2V nur innen im FPGA nötig, also braucht man nur 
dort und als Zuleitung eine Cu-Fläche.

Auf den Lagen für Vcc usw. kann man notfalls auch noch Routen 
unterbringen, besonders da wo keine Versorgung benötigt wird. In den 
GND-Flächen sollte man das aber tunlichst bleiben lassen, wenn man nicht 
so fit in HS-Technik ist, dass man ganz genau weiss was man da tut.

Gruss Reinhard