Schalterentprellung mit digitaler Logik

[D. E. (eschlair)]

Für die Schule müssen wir in einem Simulator eine Schalterentprellung 
mit digitalen Elementen realisieren.
In der Praxis machte ich das immer mit R-C-GLied. Das dürfte nun etwas 
schwierig werden...

Kann ich einfach den Ausgang eines RS-Flipflops an den Reset-Eingang 
hängen? Das gäbe dann eine Verzögerung des Flipflops wo die Hazards 
abgefangen werden. Das werden aber wohl keine 10ms sein, wo die Schalter 
prellen. Da wäre noch die Möglichkeit, zwischen Q und R ca. 10 Inverter 
zu schalten.

Auf einen Clock (1Hz -> geht nicht schneller) zu warten halte ich für 
gleich schlau wie unzählige Inverter zu benutzen.


Am Schluss wird die Schaltung Versuchsweise auf ein Xilinx-FPGA geladen 
(Spartan 3A denke ich). Die Lösung sollte schon praxisbezogen sein und 
nicht nur im Programm funktionieren.

Programm.: Logisim-win 2.7.1

[Regenwurmdresseur (Gast)]

http://www.mikrocontroller.net/articles/Entprellung#Wechselschalter

[D. E. (eschlair)]

Also über diese Seite bin ich auch schon gestolpert. Ich habe aber keine 
Pullup / Pulldown-Widerstände...

[spontan (Gast)]

>Ich habe aber keine Pullup / Pulldown-Widerstände..

Ist nicht Dein Ernst?

[Christian Ständer (Gast)]

D. E. schrieb:
> Ich habe aber keine Pullup / Pulldown-Widerstände...

xD


Solltest du aber haben, besser is datt!

[gordon51freeman (Gast)]

Wenn du keine 10k Widerstände hast und auch keinen Weg findest, wie du 
zu welchen kommst, dann tut es mir leid aber du bist hier im falschen 
Forum.

[D. E. (eschlair)]

Hmm... also konkret gesagt dass man keine Widerstände benutzen dürfte 
hat niemand...
Egal, dann mach ichs mal mit einem RS-Fliflop und Pullup-Widerständen.

Ich dachte vielleicht gibt es eine Lösung wo die Schaltverzögerung der 
digitalen Elemente zum Zug kommt.

[Falk B. (falk)]

@  D. E. (eschlair)

>Ich dachte vielleicht gibt es eine Lösung wo die Schaltverzögerung der
>digitalen Elemente zum Zug kommt.

Das dürfte sich in Anbetracht der Tatsache, dass sich Verzögerungszeiten 
von Digitallogik im Bereich von einigen Dutzend Nanosekunden, 
Prellzeiten von Tastern eher bei einigen Millisekunden bewegen, eher 
schwierig gestalten.

[Arsch G. (arschgwaf)]

Entprellst du einen Taster oder einen Schalter? Wenn es ein schalter ist 
kannst du ein RS-FLipflop nehmen, weil der Schalter ja nicht bis zum 
gegenüberliegenden Kontakt prellt.

[UR-Schmitt (Gast)]

Arsch Gwaf schrieb:
> Entprellst du einen Taster oder einen Schalter? Wenn es ein schalter ist
> kannst du ein RS-FLipflop nehmen, weil der Schalter ja nicht bis zum
> gegenüberliegenden Kontakt prellt.

Das hat nichts mit Taster oder Schalter zu tun, sondern einzig ob das 
Teil nur einen Ein Kontakt oder ein Umschaltkontakt hat. Entprellung mit 
RS-FF geht halt nur mit Umschaltkontakt.

[gordon51freeman (Gast)]

D. E. schrieb:
> Hmm... also konkret gesagt dass man keine Widerstände benutzen dürfte
> hat niemand...
> Egal, dann mach ichs mal mit einem RS-Fliflop und Pullup-Widerständen.

Hast du schon mal 'ne Logik gesehen mit offenen Eingängen? Das 
funktioniert nicht, das kannst du in die Tonne treten.

Pullup und Pulldown Widerstände gehören zur Logik wie die Leiter zum 
Schornsteinfeger.

Gruss
Gordon

[Erich (Gast)]

>Hast du schon mal 'ne Logik gesehen mit offenen Eingängen?

Ja, das wurde früher teils so gemacht bei TTL Bauteilen.
Denn ein 74LS00 (als Beispiel) erkennt den offenen Eingang als Hi-Pegel.
Ganz "sauber" war es aber auch da nicht.

Keinesfalls darf man bei Cmos offene Eingänge lassen, egal welche Serie 
von Cmos !
Selbst nicht verwendete Gatter (deren Eingänge) müssen beschaltet 
werden, denn sonst "zieht" das Bauteil immens Strom weil das Gatter 
lustig oszilliert.
Ozillierende Ausgänge bei Cmos aufgrund offerer Eingänge sind abhänig 
vom Einzelexemplar des Bauteils (Typ und Hersteller), der 
Betriebsspannung, der Temperatur und der Luftfeuchtigkeit.
...weitere Abhängigkeiten (Ebbe/Flut, Sonnenstand) nicht 
ausgeschlossen...

Gruss