Hallo, ich finde das Konzept dieses Amateurfunk-Tranceivers recht interessant: http://reuter-elektronik.de/Produkte/Digital-TX/digital-tx.html Besonders das Sendeteil: Es wird die Phase und die Hüllkurve für die Endstufe getrennt erzeugt, soweit noch nichts Besonderes, das wird ja soweit ich weiss zumindest im Profibereich gerne so gemacht. Was jedoch ungewöhnlich ist: Um die Phaseninformation zu erzeugen, gibt es im FPGA ein DDS, welches aber nur das höchstwertige Bit ausgibt, mit einem DDS-Takt von 166 MHz. Nun hat man ja dadurch einen riesigen Jitter, deshalb wird üblicherweise beim Erzeugen von Rechtecksignalen per DDS zuerst ein Sinus generiert, dieser analog per DAC ausgegeben, gefiltert, und dann auf einen Komparator gegeben. Dieser Sender macht es aber anders: Er gibt das eine Bit des Rechteck-DDS auf einen "Impulsformer", der daraus ein jitterfreies Signal macht ("Erhöhung der Zeitauflösung für beide Flanken auf 10 ps"). Nun die entscheidende Frage: Was genau ist dieser Impulsformer? Wie funktioniert er? Ich könnte mir einen Schwingkreis mit nachfolgendem Komparator vorstellen, aber das wäre ja nicht breitbandig? Oder ist es gar ein VCO mit PLL? Gruss, droelf
Eher umgekeht: Das Rechteck ist der Überlauf des Phasenakkus. Der DAC erzeugt aus dem Phasenakku den Sinus. Stefan R. schrieb: > deshalb wird üblicherweise > beim Erzeugen von Rechtecksignalen per DDS zuerst ein Sinus generiert, > dieser analog per DAC ausgegeben, gefiltert, und dann auf einen > Komparator gegeben
Stefan R. schrieb: > Was genau ist dieser Impulsformer? Ich nehme mal an, es ist schlichtweg ne Ansteuerung für den FET. Der macht die eigentliche HF, indem er als Flyback-Wandler zusammen mit der Drossel fungiert. Die Amplitudenmodulation wird durch den mittleren Strom in der Drossel erzeugt, der wiederum durch den PWM bei 81 kHz definiert ist. Der Rest ist ein HF-Bandpaß, der aus dem ganzen Impulsgewurschtel etwas sinusartiges macht. W.S.
Günter Richter schrieb: > Eher umgekeht: Das Rechteck ist der Überlauf des Phasenakkus. Der DAC > erzeugt aus dem Phasenakku den Sinus. Ich meine das, was in diesem Thread beschrieben wird: Beitrag "Frage wegen DDS Rechteckgenerator" Martin Laabs erklärt es dort: > Man kann ein spektral sehr schönes Rechteck erzuegen in dem man ein > Sinussignal mit entsprechender Frequenz erzeugt, dieses dann mit dem > Anitaliasfilter filtert und dann wieder einem Komperator zuführt. Dafür > sind die Komperatoren, die einige DDS Bausteine On-Die haben, gedacht. Weiter unten sieht man das Prinzip auch in dem Schaltbild von Helmi: Nachdem der per DDS erzeugte Sinus analog aus dem DDS-Chip rauskommt,geht er zum Antialiasfilter und an dessen Ausgang geht es dann zurück in den DDS-Chip an dessen internen Komparator, der dann erst das (jitterfreie) Rechteck erzeugt.
W.S. schrieb: > Ich nehme mal an, es ist schlichtweg ne Ansteuerung für den FET. Der > macht die eigentliche HF, indem er als Flyback-Wandler zusammen mit der > Drossel fungiert. Die Amplitudenmodulation wird durch den mittleren > Strom in der Drossel erzeugt, der wiederum durch den PWM bei 81 kHz > definiert ist. Der Rest ist ein HF-Bandpaß, der aus dem ganzen > Impulsgewurschtel etwas sinusartiges macht. Nur schreiben sie ja explizit, dass der Pulsformer aus 6ns Jitter (eben wegen der 166MHz Clock des DDS) auf magische Weise 10ps "zeitliche Auflösung" (was immer damit gemeint ist) macht. Wenn man jetzt mal annimmt, das Ding sendet konstant einen Träger (bei CW z.B.) dann ist die PWM für die Amplitude auf immer 100%. D.h. man kann sich die Drossel an konstant an Vcc geklemmt vorstellen. Und daraus soll dann eine relativ breitbandige Filterung am Ausgang (ein fester Bandpass pro Amateurband) etwas sauberes machen? Ich hätte gedacht, dass ein ordentlicher Jitter im Frequenzbereich einen breiten Rauschteppich macht? Ich glaube ich muss das mal simulieren ...
ich gebe mal den Dipp ;-) der bandpass ist grundsäzlich extrem schmalbandig,besteht aus LC-Kreisen und wird C-Dioden o.ä. (phasenkorrekt) abgestimmt die Bandbreite lässt sich so ebenfalls verändern. Der Ipulsformer gibt im Nulldurchgang der Spannug einen nadelimuls auf den Fet und zupft so regelmäsig am freischwingen LC Kreis. Die Impulsbrite lässt sich mit eine RC Glied mit abstimmbarem C (C-diode) und schaltbaren R definieren um die Genauigkeit zu erhöhen währe ein PLL welche dessen Implsbreite und phase bestimmt denkbar. Diese wird jedoch im Blockschaltbild unterschlagen (Geheimnis des Impulsformers) So würde ich es versuchen. Namaste
Winfried J. schrieb: > ich gebe mal den Dipp ;-) > > der bandpass ist grundsäzlich extrem schmalbandig,besteht aus LC-Kreisen > und wird C-Dioden o.ä. (phasenkorrekt) abgestimmt die Bandbreite lässt > sich so ebenfalls verändern. Die Kombination aus PWM-Fets für die Amplitude und dem dritten Fet für die Phase arbeitet ja aber bereits als Ausgangsstufe, da kommen 10 Watt raus. Ob da mit C-Dioden noch was machbar ist beim Bandpass? Auch würde das irgendwie dem "rein digitalen" Konzept widersprechen, dann kann man ja gleich traditionelle DDS mit DAC und Sinus machen ... > Der Ipulsformer gibt im Nulldurchgang der > Spannug einen nadelimuls auf den Fet und zupft so regelmäsig am > freischwingen LC Kreis. Soweit bin ich einverstanden ;-) Nur was ist da der C? die Drain-Source-Kapazität des Fets? Aber die ist ja konstant? > Die Impulsbrite lässt sich mit eine RC Glied mit > abstimmbarem C (C-diode) und schaltbaren R definieren Ich sehe aber keine weiteren Steuerleitungen vom FPGA zum Pulsformer! > um die Genauigkeit > zu erhöhen währe ein PLL welche dessen Implsbreite und phase bestimmt > denkbar. Diese wird jedoch im Blockschaltbild unterschlagen (Geheimnis > des Impulsformers) Eine PLL mit VCO habe ich ja schon eingangs vermutet, das würde die Sache aber wieder kompliziert machen. Gruß, droelf
nach studium des des Begleittextes komme ich darauf dass sie keine Nadeln verwenden sondern in beiden nulldurchgängen schalten als einmal ein im nächsten aus da liegen Parrallelkreise im Bandpass diese LC Kreise sind sind gemeint die drossel besimmt nur die Amlitude währen der Fete die LCkreise pasenkorrrekt schubst Stefan R. schrieb: > Ich sehe aber keine weiteren Steuerleitungen vom FPGA zum Pulsformer! entfällt damit die flankenkorrektur wird durch die Leitung Steuerung Messung bestimmt genau hier wirkt die PLL
Winfried J. schrieb: > die flankenkorrektur wird durch die Leitung Steuerung Messung bestimmt > genau hier wirkt die PLL Das verstehe ich noch nicht ganz. Natürlich kann man dem Blockschaltbild nicht zu viel entlocken, aber es sieht doch so aus, als ist diese Leitung direkt am FPGA, also ein digitaler Ein- und/oder Ausgang. Wie funktioniert diese PLL? Wird etwa das Signal nach dem Filter wieder als asynchroner Takt ins FPGA gegeben? Und was wird dann gemacht? Übrigens danke schonmal allen Schreibern in diesem Thread :) droelf
Du kannst natürlich den Entwickler fragen der die Seite betreibt. Aber der hatt die eessentials ohne gut dokumentiert. Soviel ist klar Steurung/Messung ist die Zusammenfassung meherer Funktionen. Zum Einen wird das Filter abgestimmt, zum anderen wird vermutlich der Istwert permanent ermittelt. Dazu wird wie beim S meter ein winzigerteil des Signals ausgekoppelt und abgetastet. Der FPG kann daraus Amplitude Phase und Nulldurchgang ermitteln und so korrigeren die entsprechenden logischen Schalter sind alle im FPGA darstellbar. Unabhägig vom DDS kann der ja auch logische Verknüpfungen ausführen ohne zu rechenen. Eeine PLL ist da ein Klacks
der imPulsformer könnte eine Pseudosinus aus dem Rechteckformen, wie das in digital Sinusgneratoren gern gemacht wird dazu werden in den gegenkopplungszweig eines Vertärkers mehrere Dieoden und R geschaltet das Ergebniss kommt recht nah an eine sinus heran ich hab da eie Schaltbild aus der Syntesizertechnik in dem sieht mann recht gut wie es geht ich werde das mal einscannem
Angehängte Dateien:
im oberen Teil wird die Rechteckfrequenz erzeugt darunter befinden sich die verschieden Impulsformer V4 erzeugt den Pseudosinus wird dieser eine abgestimmten schwingreiszugeführt so bügelt der den Sinus geschmeidig. ;-)
Falls es noch jemanden interessiert, ich bin der Lösung wohl einen Schritt weiter gekommen, hier meine aktuelle Vermutung: Der Teil im FPGA ist ein stinknormaler DDS und dahinter ein digitaler Delta-Sigma-Modulator, der den Bitstrom über einen einzelnen Pin ausgibt. Bei einem herkömmlichen Sigma-Delta-Modulator reicht dahinter jetzt ein mehr oder weniger aufwendiger Tiefpass, um einen mehr oder weniger sauberen Sinus zu bekommen. Der "Impulsformer" ist also ein analoger Tiefpass und ein Komparator dahinter. Zum Testen habe ich mal ein einfaches Pythonskript geschrieben, welches einen DDS-Sinus generiert, diesen dann in einen (einfachen) Delta-Sigma-Modulator (erster Ordnung) gibt und das Ergebnis als wav-Datei ausgibt (es sind 8-Bit-Wavfiles, jedes Sample hat entweder den Wert 0 oder 255). Laut Wikipedia kann wav bis zu 4 GHz Samplerate haben, d.h. ich kann das jetzt mit realistischen Werten in ltspice einlesen und mit einem Filter, Komparator usw. verwursten (noch nicht gemacht). Es zeigt sich schnell, dass SD-Modulatoren niedriger Ordnung bei relativ kleinem Verhältnis von Samplerate zu erzeugter Frequenz recht dreckig sind (eigentlich logisch), wie ein paar Experimente mit Tiefpassfiltern in Audacity (Audio-Editor) mit dem erzeugten wav zeigten. Übrigens bin ich dabei auf ein weiteres interessantes Konzept gestoßen: Class-S-PAs. Dabei nimmt man einen speziellen SD-Modulator, der eine Bandpasscharakteristik aufweist, d.h. das Störspektrum befindet sich nicht nur oberhalt der Nutzfrequenz, sondern sowohl darüber als auch darunter. Damit muss man den Bitstrom nicht in ein Tiefpass, sondern in einen Bandpass geben, man hat aber wesentlich bessere Signaleigenschaften auch schon bei geringen Verhältnissen von Samplerate zu Nutzfrequenz. Nun macht man es im Extremfall so, dass man den Bitstrom direkt auf eine (schnelle) H-Brücke gibt und dann erst danach bandpassfiltert. Somit müssen die Transistoren immer nur voll durchschalten und man kann theoretisch jedes beliebige Signal synthetisieren (die zusätzliche PWM-Stufe für die Amplitude fällt dann weg). Der Nachteil ist aber, dass die Transistoren der H-Brücke eben mit der Samplerate des Bitstroms schalten können müssen. Wer sich für Class-S interessiert, hier eine sehr gute Arbeit zum Thema: www.imws.nuim.ie/publications/documents/sralph.pdf Gruss, droelf
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.