Forum: Platinen Massefläche für Datenbus notwendig?


von Michael (Gast)


Lesenswert?

Hallo,

eine (bis jetzt) theoretische Frage zum Platinenlayout eines 
Datenbusses: 32 Datenleitungen + Steuersignale (Clock, R/W etc.) mit 40 
MHz Übertragungsrate. Drei bis vier Busteilnehmer, alle über 
Steckverbinder (irgendwas nach DIN 41612) auf einer gemeinsamen 
Backplane, maximale Leiterbahnlänge so ca. 25 cm denke ich.

Kann man sowas noch zuverlässig ohne Massefläche unter allen Signalen 
realisieren? Ich würde gerne um die Extrakosten rumkommen, alles als 
4-Layer machen zu müssen.

Zusatzfrage: Gibt es irgendeine Faustregel für Steckverbinder à la 
einmal Masse/Vcc pro x/y Signale?

von Falk B. (falk)


Lesenswert?

@  Michael (Gast)

>Datenbusses: 32 Datenleitungen + Steuersignale (Clock, R/W etc.) mit 40
>MHz Übertragungsrate. Drei bis vier Busteilnehmer, alle über
>Steckverbinder (irgendwas nach DIN 41612) auf einer gemeinsamen
>Backplane, maximale Leiterbahnlänge so ca. 25 cm denke ich.

>Kann man sowas noch zuverlässig ohne Massefläche unter allen Signalen
>realisieren?

Das würde ich lassen. Man kann es VIELLEICHT mit Knoff Hoff und 
strategisch günstig platzierten Masseleitungen schaffen, sagen wir alle 
4 Signale eine Masseleitung, aber es bleibt ein Workaround mit viel 
Risiko.

> Ich würde gerne um die Extrakosten rumkommen, alles als
> 4-Layer machen zu müssen.

Naja, theoretisch reichen doch 2, Unten Masse, oben die Signale. Da es 
eh ein Bus ist, sollte sich da wenig kreuzen. Ein paar wenige Sachen 
kann man dann auch nach unten legen, wenn man dabei die Massefläche 
möglichst wenig zerstückelt.

>Zusatzfrage: Gibt es irgendeine Faustregel für Steckverbinder à la
>einmal Masse/Vcc pro x/y Signale?

Siehe Wellenwiderstand. 1:4 bis 1:10 in etwa.

von Anja (Gast)


Lesenswert?

Michael schrieb:
> maximale Leiterbahnlänge so ca. 25 cm
> mit 40
> MHz Übertragungsrate.

Du sagst gar nicht welche Treiber du verwendest 
differentiell/bipolar/CMOS welche Anstiegszeit.

Bei 40 MHz und nicht differentiellem Design impliziert dies 
Treiberanstiegszeiten die aus deiner 25 cm Leiterbahnlänge schon fast 
einen Lambda/4 Koppler machen.

Das heißt daß du zwischen den Leitungen generell noch eine Schirmleitung 
mit GND brauchst. (am Anfang und Ende sowie alle paar cm gegen Masse 
durchkontaktiert).
Wenn nur 2 Steckerreihen des Steckers mit Signalen belegt sind kann es 
mit viel Aufwand eventuell auch 2-lagig gehen.

Ich würde für jedes Signal das gleichzeitig schalten kann (32 Bit 
Datenbus) auch einen GND-Pin im Stecker (benachbart) vorhalten.
Der VME-Bus mit seinen 7 Masseleitungen schafft ohne spezielle 
geschirmte Stecker auch nur 16 MHz gerade mal so.

von Michael (Gast)


Lesenswert?

Anja schrieb:
> Du sagst gar nicht welche Treiber du verwendest
> differentiell/bipolar/CMOS welche Anstiegszeit.

In der Tat, weil ich das selbst noch gar nicht weiß/festgelegt habe. 
Gedacht war entweder bipolar oder CMOS (von differenziell habe ich noch 
weniger Ahnung als von Bussen :)), aber die Auswahl der möglichen 
Bustreiber ist immer noch ganz schön groß, sowohl aus den normalen 
Logikserien als auch spezielle Bustreiber (74ABT oder FCT z.b.) und das 
ganze dann auch noch mit verschiedenen Spannungspegeln. Quelle und Ziel 
selbst sind jedenfalls 3,3V-CMOS.

Falk Brunner schrieb:
> Naja, theoretisch reichen doch 2, Unten Masse, oben die Signale. Da es
> eh ein Bus ist, sollte sich da wenig kreuzen.

Ich hab's zwar nicht explizit erwähnt, aber ich mache natürlich nicht 
mehrere separate Module, wenn da nur der Bus drauf wäre. Sprich, da wird 
es noch ein paar mehr Bauteile und Leiterbahnen geben, so dass es 
zweilagig nur zu mehr oder weniger stark zerstückelten Masseflächen 
reichen würde.

Falk Brunner schrieb:
> aber es bleibt ein Workaround mit viel Risiko.

Naja, wenn's muss dann muss es halt. Nicht funktionieren ist noch teuer 
als ML :) Trotzdem Danke für die hilfreichen Tipps.


Nebenfrage: Was ist eigentlich von Dioden-Terminierungsnetzwerken wie 
z.B. SN74F1056 zu halten (allgemein, nicht nur bezogen auf mein 
Busproblem)? Die Wiki-Seite hier kennt nur die verschiedenen 
Widerstandsterminierungen.

von Lattice User (Gast)


Lesenswert?

Wenn du nach PCI suchst, findest du sicher viele Informationen zu diesem 
Thema. Z.B: Backplane Layout, Connector Spezifikation, Addincard Layout 
usw usw.

von Anja (Gast)


Lesenswert?

Michael schrieb:
> so dass es
> zweilagig nur zu mehr oder weniger stark zerstückelten Masseflächen
> reichen würde.

also mit 2 Lagen keine Chance, da Du keine Möglichkeit für 
Schirmleitungen hast.

Michael schrieb:
> Was ist eigentlich von Dioden-Terminierungsnetzwerken wie
> z.B. SN74F1056 zu halten

Wenn du mehrere Busteilnehmer oder wechselnde Datenrichtung hast: gar 
nichts.
Die Teile sind nur dafür geeignet Überschwinger am Leitungsende (und nur 
dort) zu beseitigen. In Leitungsmitte und am Leitungsanfang wird das 
ganze schlimmer. Außerdem fließen sehr starke Ströme die wiederum 
Übersprechen begünstigen.

Michael schrieb:
> Die Wiki-Seite hier kennt nur die verschiedenen
> Widerstandsterminierungen.
mit gutem Grund.

Gruß Anja

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.