Hallo, ich habe hier ei Board mit einem Cyclon iii.. Der bekommt 50 MHz von einem Cardinalxtal. Das Signal ist irgendwas zwischen Sinus und Rechteck. Mit gutem Willen kann man da ein Rechteck mit einem Overshot rauslesen. Das Signal hat 1.5V offset, warum eigentlich? Peak Peak sind es 3.3V. Was ist wichtig fuer den FPGA? Wuerde er auch mit 1.8V oder 2.5V laufen? Die Flanken selbst sehen sehr stabil aus um den Nulldurchgang herum. Das Signal haengt an einer 3.3V Bank. Ich fand heraus, dass die Boards inclusive Xtal mit Welle geloetet wurden. Vertragen die Oszillatoren aber nicht, nur Infrarot. Weiter fand ich heraus, dass die Schwinger bei niedrigen Spannungen hoehere Temperaturen abkoennen. Gruss Mark
Mark W. schrieb: > Das Signal ist irgendwas zwischen Sinus und Rechteck. > Mit gutem Willen kann man da ein Rechteck mit einem Overshot rauslesen. Wie gemessen? Wo war die Masse angeklemmt? Wie lang war diese Masseanschlussleitung? Welche analoge Bandbreite hat das Oszi?
Hi Marius, nix, ich fragte. Genauer nach den Bedingungen an das Taktsignal. Ich kann mir vorstellen, dass der FPGA steile zeitstabile Flanken um den Nulldurchgang braucht. Die Spannungshoehe und die Form an den Spitzen aber nicht sooo wichtig ist. Gruss Mark
@lothar: Copling auf DC. Direkt am Quarz gemessen mit Massering, nicht mir Croco. 100 MHz DSO Rigol. Screenshots kann ich bei Bedarf nachliefern, aber erst Montag. Gruss Mark
Mark W. schrieb: > 100 MHz DSO Rigol. Damit wird jeder 50MHz Rechtecktakt wie ein Sinus aussehen müssen, denn die nötigen Harmonischen für etwas, das annähernd nach Rechteck aussieht sind dann 150MHz, 250MHz und 350MHz.
Mark W. schrieb: > ich fragte. > Genauer nach den Bedingungen an das Taktsignal.Ich kann mir vorstellen, > dass der FPGA steile zeitstabile Flanken um den Nulldurchgang braucht. Die nötigen Schaltpegel, die Flankensteilheit, Amplituden, usw. stehen im Datenblatt. > um den Nulldurchgang Ein Signal, das sowieso nur zwischen 0 und 2,5V (oder 3,3V) hin- und herzappelt, hat keinen "Nulldurchgang"... Aber was ist denn jetzt eigentlich das Problem?
Vermutlich hab ich es nur nicht richtig messen koennen. Was ich da gesehen habe, war 3.3V AC mit 1.5V offset. Was ich mal versuchen werde, verschiedene Signale raufgeben, und sehen, wann der FPGA sufhoehrt zu arbeiten. Gruss Mark
Mark W. schrieb: > Was ich mal versuchen werde, verschiedene Signale raufgeben, und sehen, > wann der FPGA sufhoehrt zu arbeiten. Wozu? Welche Grenzwerte bei welcher I/O Spannung einzuhalten sind, steht ja im Datenblatt. Was du gemessen ist ist ein 3,3V CMOS Signal, da ist kein Offset, sondern das wachelst nur zwischen 0V und 3,3V.
Mark W. schrieb: > zeitstabile Flanken was ist dass denn bitte? >sinus /rechteck von Frequenzen um 500MHz aufwärts kann man davon ausgehen, dass sie auf impedanzangepassten leitungen in etwa sinusförmig erscheinen. 50MHz müssen rechteckig sein, d.h. der Anstieg im Bereich von <1ns.
Ich sehe schon. Vermutlich Misst gemessen. Mit zeitstabil war gemeint, dass die Perjodendauer/2 immer lonstant bleibt. Gruss Mark
Mark W. schrieb: > Mit zeitstabil war gemeint, dass die Perjodendauer/2 immer lonstant > > bleibt. Nennt sich Frequenzstabil und das was sonst noch gebraucht wird, ist "phasenstabil"
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.