Hallo, habe eine kleine Frage bezüglich des Speed Grades des Virtex 5 FPGAs. Ich steuere mit dem Virtex 5 "XC5VFX70T" einen DDR2 Ram mit einer Clock-Frequenz von 266MHz an. Den Speed Grade hatte ich auf -3 eingestellt. Nun sehe ich dass -1 auch ausreicht für 266MHz. Um den Speed Grade jetzt wieder zu ändern müsste ich ja das Projekt nochmal von neu aufsetzen (ISE und MIG). Sollte ich dies nun machen oder macht es erstmal nichts aus mit dem Speed Grade? Danke im voraus für eure Antworte. mfg Cihan
Ich glaube, Du hast das mit dem Speed Grade falsch verstanden, wenn Du von "einstellen" sprichst. In der SW musst Du den Speedgrade setzen, den Dein Bauteil hat, da gibt's keine Wahlmöglichkeit (ausser Du denkst daran, dein FPGA in einem Redesign durch ein langsameres, d.h. günstigeres oder energiesparenderes zu ersetzen). Wenn Du also ein Bauteil gegeben hast, das schneller ist als nötig für Dein DDR, kein Problem (wie gesagt, Du könntest ein langsameres nehmen, aber es ist halt nun mal ein schnelles auf Deinem Board). In der SW den Speedgrade reduzieren solltest Du aber nicht, das muss schon auf den Baustein passen, weil: - Falsche Timings angenommen werden könnten (Stichwort Hold Path) - Du unter Umständen länger rechnest, wenn er Dein Design in ein "langsameres" Device fitten muss.
D.h. also, dass ich den Speed Grade erstmal so lassen kann und dadurch auch keine Nachteile habe, auch wenn ich es nicht mal annähernd bis zu seinen Grenzen ausnutze. Aber jetzt rein logisch gedacht, wenn ich ausser dem DDR 2 mit 266 MHz keinen schnelleren Takt benötige, könnte ich die Einstellung ja eigentlich auf -1 setzen. Bezüglich des Timing habe ich selber abe auch ab und zu Probleme. Ich benutze Chipscope in meinem Projekt und ab und zu bekomme ich Timing Fehler bei den Timing Constraints, obwohl ich in der Programmierung nicht viel verändere. Kann dies evtl. auch mit dem Speed Grade zusammenhängen? mfg Cihan
Wie gesagt, das Tool muss wissen, was Du für ein Bauteil verwendest, und darum sollten (müssen) der Speedgrade Deines (physischen) Bauteils und was Du im Tool einstellst identisch sein. Wenn dem so ist, kannst Du davon ausgehen, dass das Timing passt wenns in der STA zugeht. Vorausgesetzt natürlich, Du hast sinvolle Cosntraints gesetzt.
Cihan Kalayci schrieb: > könnte ich die Einstellung ja eigentlich auf -1 setzen. Du stellst den Speedgrade in der Toolchain auf genau den Wert, der auf dem FPGA aufgedruckt ist. Denn du stellst ja auch den FPGA-Typ nach diesem Aufdruck ein. Oder nimmst du da auch das kleinste FPGA dieser Familie, "weil dann immer noch Platz im FPGA drin ist" auch wenn die Toolchain schon voll meldet, oder weil du immer noch Pins frei hast, obwohl P&R schon zu wenige Pins melden? Peter K. schrieb: > sinvolle Cosntraints Uuuups... ;-)
Lothar Miller schrieb: > Peter K. schrieb: >> sinvolle Cosntraints > Uuuups... ;-) Never mind, race condition in den Fingern ;-)
Auf dem FPGA is folgendes drauf: Xilinx Virtex-5 XC5VFX70T FFG1136IGU1021 DD4082162A 1C Unter ISE oder in MIG konnte ich nun den Speed Grade mit -1, -2 oder -3 auswählen. Was müsste ich nun laut Angaben des FPGAs wählen?
Naja, irgendeine der vielen Nummern sagt Dir den Speedgrade. Welche, findest Du im Manual (weiss es nicht auswendig, arbeite momentan mit Alteras, und da ist's die letzte Zahl).
Das 1C in der untersten zeile ist Speed-Grade 1 und Kommerzieller Temperatur-Bereich.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.