Xilinx ISE: Abbruch bei fehlendem Modul erzwingen

[Pako (Gast)]

Hallo,

ich hab ein kleines Problem mit der Xilinx ISE 13.4 (aber auch in 
anderen Versionen):
Ich bekomme von Kollegen manchmal XISE-Projekte, in denen ein Modul 
(VHDL oder IpCore) im Projekt enthalten ist, aber auf der Festplatte 
nicht gefunden wird. D.h. an der entsprechenden Stelle wird ein "?" 
angezeigt.
Leider ist so ein fehlendes Modul oft in einer unteren Hierarchie-Ebene, 
so daß man das Fehlen nicht auf den ersten Blick bemerkt.

Das Problem ist, daß ISE aus so einem Projekt ein Bitfile erzeugt, 
obwohl ein Modul fehlt. Ich würde gerne die ISE (bzw. das Projekt) so 
einstellen, daß in so einem Fall ein Fehler gemeldet wird und 
abgebrochen wird.
Da gibt's doch bestimmt irgendwo einen Haken zu setzen?

[Marius W. (mw1987)]

Das kann nicht sein. Bei mir bricht spätestens das Translate wegen eines 
fehlenden Moduls ab.

Gruß
Marius

[Pako (Gast)]

Marius Wensing schrieb:
> Das kann nicht sein.

Leider doch. Das ist ja genau mein Problem!

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Pako schrieb:
> Marius Wensing schrieb:
>> Das kann nicht sein.
> Leider doch. Das ist ja genau mein Problem!
Beweisen!
Wenn das Modul nicht da ist, was wird dann stattdessen eingesetzt?

Pako schrieb:
> Das Problem ist, daß ISE aus so einem Projekt ein Bitfile erzeugt,
> obwohl ein Modul fehlt.
Dann wird das Modul nicht verwendet.

[Pako (Gast)]

Doof!
Der Fragesteller zieht seine Frage peinlich berührt zurück...

[Philip (Gast)]

Ich greife die Frage mal auf und erweitere sie dahingehend, ob man ISE 
beibringen kann bereits bei der Synthese abzubrechen, wenn ein 
verwendetes Designelement weder als Source noch als Netzliste verfügbar 
ist.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Philip schrieb:
> ob man ISE beibringen kann bereits bei der Synthese abzubrechen, wenn
> ein verwendetes Designelement weder als Source noch als Netzliste
> verfügbar ist.
Nein. Denn die Synthese WEISS ja noch nicht mal, was später mal mit 
ihren Netzlisten passieren wird...

Auch ein Compiler wird dir brav nacheinander deine C-Files übersetzen, 
und dann der Linker maulen, wenn ihm ein Object-File oder eine Lib 
fehlt...

[Philip (Gast)]

Schon klar, das muss ja auch nicht die Synthese selbst machen. Aber der 
Project Navigator, der ja auch den Hierarchiebaum erstellt, könnte 
zumindest checken ob für eine instanziierte Komponente eine Entity oder 
Netzliste existiert. Ist halt lästig, wenn eine halbe Stunde Synthese 
umsonst war.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Philip schrieb:
> Ist halt lästig, wenn eine halbe Stunde Synthese umsonst war.
Warum ist die umsonst?
Dann starte den Build-Prozess eben nicht bei der Synthese, sondern 
erst beim P&R. Denn dort wurde ja bemerkt, das da was fehlt...

[Philip (Gast)]

Die ist umsonst, wenn ich eine neue Source implementiert, aber nicht ins 
ISE Projekt eingefügt habe.

[auch Hans (Gast)]

Notfalls kannst du doch die neue Datei einzeln in eine Netzliste 
synthetisieren und dann beim Translate-Schritt weitermachen