BlockRam verwendung bei Xilinx FPGAs

[Unnormaley (Gast)]

Hallo,


ich will VHDL Code schreiben, der dazu führt, dass die Synthesesoftware 
XST von Xilinx BlockRam als Speicher verwendet. Jetzt weiß ich, dass 
dazu synchron gelesen, als auch geschrieben werden muss.

Was ist aber wenn ich eine Vergleich mache mit Speicherinhalt aus dem 
BlockRam?


Hier sei x Speicherinhalt aus dem BlockRam. Wenn dieser Vergleich 
asynchron gemacht wird, wird nicht mehr als BlockRam synthetisiert oder?

if x = y then
...
end if;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Unnormaley schrieb:
> Wenn dieser Vergleich
> asynchron gemacht wird, wird nicht mehr als BlockRam synthetisiert oder?
Synchron oder Asynchron hat damit nichts zu tun...

Dieser Vergleich eines kompletten RAMS mit einem anderen geht sowieso 
nicht! Du kannst nicht das ganze Blockram auf einmal lesen (oder gar 
schreiben) und so mit einem anderen vergleichen, denn von dem RAM sind 
je nach Datenbusbreite ja maximal 32 (bzw. 36) Bits über die 
Datenleitungen zu sehen!

So ein Blockram ist nämlich in allererster Linie ein RAM, das über 
Adressleitungen ein Wort speichern oder lesen kann.

[Unnormaley (Gast)]

Hallo,

danke für die Antwort. Ja das stimm natürlich, ich habe mich undeutlich 
ausgedrückt. Ich addressiere eine 32-Bit Zeile in meinem BlockRam mit x, 
und y ist einfach ein 32-Bit Signal (nicht im Blockram )

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Unnormaley schrieb:
> Hier sei x Speicherinhalt aus dem BlockRam. Wenn dieser Vergleich
> asynchron gemacht wird, wird nicht mehr als BlockRam synthetisiert oder?
Beim BRAM muss die Lese-Adresse (!) getaktet sein:
http://www.lothar-miller.de/s9y/archives/20-RAM.html#extended
Sieh dir einfach mal den XST-Users-Guide an. Da steht drin, wie ein RAM 
beschrieben werden muss, damit ein BRAM rauskommt...

[Unnormaley (Gast)]

Eine letzte Frage. Ich habe jetzt diese VHDL Beschreibung geschrieben. 
Ich möchte jetzt gerne, dass für das array ram BlockRam verwendet wird. 
Würde das in der Synthese so durchgehen? Was mir Angst macht ist
"adr <= memory_adr(4 downto 0);".

entity bram is
  port( 
    CLK : in std_logic;
    memory_adr : in std_logic_vector(31 downto 0)
    we : in std_logic;
    data_i : in std_logic_vector(31 downto 0);
    data_o : out std_logic_vector(31 downto 0);
  );
end entity bram;

architecture behavior of bram is

  signal adr : std_logic_vector (4 downto 0);

  type t_ram is array (31 downto 0) of std_logic_vector(31 downto 0);
  signal ram : t_ram;

begin
  adr <= memory_adr(4 downto 0);

  process(Clk)
  begin
      if(rising_edge(CLK)) then
    if(we='1') then
        ram(adr) <= data_i;
    end if;
    data_o <= ram(adr);
      end if; 
  end process;



end behavioral;

[Bernie (Gast)]

Lothar Miller schrieb:
> Du kannst nicht das ganze Blockram auf einmal lesen (oder gar
>
> schreiben)

Doch geht, wenn man es als ein-Bit breites Ram nimmt.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Das geht so sicher nicht durch, weil zum Indizieren eines Arrays in VHDL 
nur Integer zulässig sind...

[Unnormaley (Gast)]

Ja stimmt, das hatte ich vergessen, dazu zu schreiben. Und wenn ich 
jetzt mit conv_integer arbeite, würde das dann durchgehen? :)

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Nimm besser die NUMERIC_STD statt der alten Synopsys Libs...

[Unnormaley (Gast)]

OK, danke für die Hilfe. Ich werde heut gleich auf der Arbeit los 
synthetisieren :D und hoffe auf BlockRam!

[Michael (Gast)]

Lothar Miller schrieb:
> Nimm besser die NUMERIC_STD statt der alten Synopsys Libs...

Ist aber bei Rams ziemlich schnuppe.