Falls jemand brauchen kann
Thomas der Bastler schrieb: > was meinst genau ? Er meint, dass Du Eingänge als IO markiert hast, Ausgänge sind ebenfalls IO und so auch Power-PINs. Dann verwendest Du den Proportional-Font im Package, hast den Prefix vergessen, verwendest für GND nicht den @-Mechanismus usw. Ich war so frei und habe das Teil mal etwas überarbeitet. Dann siehst Du sofofrt, was gemeint war. ;-)
Na, schau mal in der eagle Hilfe unter "Pin" nach. Oder kannst du mir erklären warum im Symbol (pins sichtbar machen, layer 93 einschalten) Pin VSS als PWR deklariert ist, alle anderen aber als I/O?? Eagle hat einen electrical rule check ERC, der diese Informationen auswertet und dich z.B. warnt, das 2 Ausgänge miteinander verschaltet sind oder ein Eingangspin in der Luft hängt (Schlecht bei CMOS). Man sollte also die directions schon lt. DB deklarieren, damit der DRC seinen Job machen kann. Persönlich mach ich höchstens mal eine Ausnahme bei Input Pins, die unbeschaltet bleiben bleiben dürfen. Die definiere ich dann als Pas(siv), damit der DRC nicht meckert. Im DB ist sogar eine Tabelle, die man nur abschreiben muss. http://www.ti.com/product/tpa6138a2#technicaldocuments Seite 2 Lt. DB sind die gnd intern miteinader verbunden, d.h. es gibt nur ein und denselben gnd an 2 Pins. Das wird in eagle deklariert als gnd@1 und gnd@2. Gnd1 und gnd2 wären zwei verschiedene gnds. Übrinx ist ssop nicht gleich tssop. Der Vergleich liegt im package als "Test". Auch muss man die Symbole nicht so zeichnen, wie die Pins am Chip liegen. Beispiel liegt bei.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.