PIC18: Instruktionen mit Zugriff auf Access RAM

[Daniel (Gast)]

Hallo zusammen,

Using this “forced” addressing allows the instruction to
operate  on  a  data address  in  a  single cycle,  without
updating the BSR first.

heisst das, dass alle Variablen die nicht in Access Ram liegen,
vorher BSR updaten müssen? Mein Stand war, dass jede Instruktion
beim PIC 4 cycles braucht. Wären die instructions mit Zugriffen
auf Access Ram eine Ausnahme hiervon?

Gruß,
Daniel

[pic u. (pic_user)]

Nein.
Der Vorgänger, pic16 hatte einen 14bit Instructionsbreite und 5bit 
adresse
für das Registerfile. Um die verschiedenen Bänke auszuwählen wurde dann
die Bank im Statusregister RB0/RB1 ausgewählt, auf welche Bank denn
zugegriffen wird. Ungefähr wie 2:5 bit addressierung mit einem 
Basisregister.

Die Pic18 Serie hat eine 16/32 bit Instruktionsbreite, verwendet aber 
nur
8bit für die Registerfile Adresse. Um mehr anzusprechen wurde dann ein
eigenes Register BSR geschaffen, weil das Statusregister nicht mehr
ausreichte. Gleichzeitig aber hatten sie ein Bit geschaffen im 
Instruktionsregister, welches zwischen zwei möglichen Ram-Addressen 
umschalten. Ist das A(ccess) bit nicht gesetzt, dann wird das RAM 
verwendet,
welches im BSR ausgewählt wurde. Ist hingegen das Access Bit gesetzt,
dann wird automatisch BANK15 verwendet, egal was in BSR drinsteht.
Bank15 Addresse 0-0x5F ist wie eine Spiegelung der BANK0 dasselbe gab es
auch im Pic16, und ab 0x60-0xff sind die SFR vorhanden.

Zusätzlich hat man noch mehrere Pointer Register, welche eine direkte
Ramadressierung ermöglichen.

Es ist eben eine Aufbohrung des 14-Bit Instructionset und da die meiste
Funktionalität schon drin war hat man sich zu sowas entschieden, 
anstelle
eines linearen 9bit Adressraumes mit zusatzlichem Paging des 
oberen/unteren
Hälfte.

[Daniel (Gast)]

pic user schrieb:
> Ist hingegen das Access Bit gesetzt,
> dann wird automatisch BANK15 verwendet, egal was in BSR drinsteht.
> Bank15 Addresse 0-0x5F ist wie eine Spiegelung der BANK0 dasselbe gab es
> auch im Pic16, und ab 0x60-0xff sind die SFR vorhanden.

mit pic16 hatte ich nicht zu tun. Zu den pic18 stimme ich dir voll zu.
Im Datenblatt von pic18f8527 bin ich über diesen Text gestolpert...

To streamline access for the most commonly used data
memory locations, the data memory is configured with
an  Access  Bank,  which  allows  users  to  access  a
mapped  block  of  memory  without  specifying  a  BSR.
The  Access  Bank  consists  of  the  first  96  bytes  of
memory (00h-5Fh) in Bank 0 and the last 160 bytes of
memory (60h-FFh) in Block 15. The lower half is known
as the “Access RAM” and is composed of GPRs. This
upper  half  is  also  where  the  device’s  SFRs  are
mapped. These two areas are mapped contiguously in
the  Access  Bank  and  can  be  addressed  in  a  linear
fashion by an 8-bit address (Figure 5-6).
The Access Bank is used by core PIC18 instructions
that include the Access RAM bit (the ‘a’ parameter in
the instruction). When ‘a’ is equal to ‘1’, the instruction
uses  the  BSR  and  the  8-bit  address  included  in  the
opcode for the data memory address. When ‘a’ is ‘0’,
however,  the  instruction  is  forced  to  use  the  Access
Bank  address  map;  the  current  value  of  the  BSR  is
ignored entirely. 
Using this “forced” addressing allows the instruction to
operate  on  a  data address  in  a  *single* cycle,  without
updating the BSR first. For 8-bit addresses of 60h and
above, this means that users can evaluate and operate
on SFRs more efficiently. The Access RAM below 60h
is a good place for data values that the user might need
to  access  rapidly,  such  as  immediate  computational
results  or  common  program  variables.  Access  RAM
also allows for faster and more code efficient context
saving and switching of variables.

dass die Bankumschaltung entfällt macht es natürlich effizienter.
Das mit dem single cycle hat mich stützig gemacht.

Gruß,
Daniel

[pic u. (pic_user)]

Daniel schrieb:
> mit pic16 hatte ich nicht zu tun. Zu den pic18 stimme ich dir voll zu.

Ich brachte den pic16 ins Spiel, weil es historisch bedingt ist.
Teilweise ist es auch Marketing-Zeug um zu begründen, wieso nun der 
aufgemotzte Pic17, welcher nicht beliebt war, nun mit einigen wenigen
und kleinen Erweiterung plötzlich doch so super ist, oder auch daß
ein Code welcher auf pic16 3 cyclen braucht, auf einem pic18 nun 4 
benötigt.

bsf foo,bar
btfss foo,bar
goto foobar

movff src,dst  z.B. arbeitet mit 12bit Adressen, und kann somit das 
ganze
Ram ansprechen.

Du solltest dir mal dieses Dokument ansehen, ist zwar nicht mehr 
aktuell,
einige Periferie fehlt, aber es sollte ein guter Startpunkt sein

http://ww1.microchip.com/downloads/en/DeviceDoc/39500a.pdf