Routen von Leiterbahnen

[Wolfgang M. (procrash)]

Ist es eigentlich gängige Praxis auch unterhalb von Chips Leiterbahnen 
auf PCBs durchzuführen oder kann das unter umständen auch den Chip 
elektrisch stören.

Hab das bisher eigentlich nur bei BGAs gesehen und deswegen frage ich 
mich ob sowas nicht schlechtes Design ist...

[Ben _. (burning_silicon)]

Das ist sehr gängige Praxis, geht eigentlich gar nicht anders.

Stören kann das im Prinzip alles, etwa wenn Du einen ADC mit hoher 
Genauigkeit betreiben willst dann solltest du keine 50kHz PWM mit 330V 
und 25A direkt unter dem IC langschicken.

[Reinhard Kern (Gast)]

Wolfgang M. schrieb:
> Ist es eigentlich gängige Praxis auch unterhalb von Chips Leiterbahnen
> auf PCBs durchzuführen

Das ist üblich seit es Leiterplatten gibt, normalerweise geht es 
garnicht anders.

Falls - sehr unwahrscheinlich - wirklich solche Störungen ein Problem 
wären, müsstest du einen Multilayer verwenden und unter der Top-Lage 
(bzw. SMD-Bestückungs-Lage) einen GND-Layer als Abschirmung verwenden. 
Aber normalerweise werden selbst Gigahertz-Signale unter einem FPGA 
geroutet.

Nicht zu routen wäre übrigens auch bloss eine Scheinlösung, denn im 
Plastikgehäuse gehen die Leitungen ja weiter zum Chip.

Gruss Reinhard

[Funker (Gast)]

Wolfgang M. schrieb:
> Ist es eigentlich gängige Praxis auch unterhalb von Chips Leiterbahnen
> auf PCBs durchzuführen oder kann das unter umständen auch den Chip
> elektrisch stören.

Viel kritischer ist es, wenn darüber eine PCB-Antenne geroutet ist. Dann 
muß die andere Seite i.w. ganz frei bleiben - auch keine Gnd-Fläche. Bei 
Strip-Line HF-Leitungen muß dagegen manchmal, je nach Typ, auf der 
Rückseite eine Gnd-Fläche vorhanden sein. It depends ...

[Wolfgang M. (procrash)]

Hm, ok dann werde ich das mal so machen dass ich die Leitungen unterhalb 
des TQFPs durchziehe. Wollte ich eigentlich vermeiden da ich dachte dass 
ich so die Lötstellen besser auf brücken überprüfen kann und der 0.5er 
Pitch schon ganz schön eng ist...