Lauflicht mit FSM

[Tim S. (169)]

Hallo Leute,
ich habe versucht ein Lauflicht mithilfe einer FSM zu implementieren. Da 
ich ein Anfänger in Sachen VHDL bin, weiß ich nicht warum meine 
Implementierung nicht zum gewünschten Ergebnis führt, obwohl keine 
Fehler vom Compiler gemeldet werden. Es sei noch gesagt, dass ich auch 
einen Frequenzteiler bereits in einem anderen File implementiert habe 
und den dann einfach später anhänge.
Kann mir jemand einen Tip geben. Vielen Dank.

Der Code ist selbsterklärend:

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity knight_rider is
port(
  clk, reset, enable : in std_logic;
  A : out std_logic_vector(7 downto 0)
);
end knight_rider;

 

architecture sequenz of knight_rider is

type zustaende is (z0, z1);
signal zustand, folge_z : zustaende;


begin

z_speicher: process(clk, reset) -- Zustandsaktualisierung
begin

  if reset = '1' then zustand <= z0;
  elsif clk = '1' and clk'event then
    if enable = '1' then zustand <= folge_z;
    end if;
  end if;
  
end process z_speicher;


ue_sn: process(zustand) -- Folgezustandsberechnung
begin

case zustand is
    when z0 =>   folge_z <= z1;
    when z1 =>   folge_z <= z0;
end case;

end process ue_sn;


aus_sn: process(zustand) -- Ausgangsberechnung
begin

  case zustand is
      when z0 => A <= "00000000" after 300 ms;
              A <= "01000000" after 300 ms;
              A <= "00100000" after 300 ms;
              A <= "00010000" after 300 ms;
              A <= "00001000" after 300 ms;
              A <= "00000100" after 300 ms;
              A <= "00000010" after 300 ms;
              A <= "00000001" after 300 ms;
              
      when z1 => A <= "00000000" after 300 ms;
              A <= "00000001" after 300 ms;
              A <= "00000010" after 300 ms; 
              A <= "00000100" after 300 ms;
              A <= "00001000" after 300 ms;
              A <= "00010000" after 300 ms;
              A <= "00100000" after 300 ms;
              A <= "01000000" after 300 ms;
              A <= "10000000" after 300 ms;
  end case;

end process aus_sn;

end sequenz;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Tim S. schrieb:
> weiß ich nicht warum meine
> Implementierung nicht zum gewünschten Ergebnis führt,
>              A <= "00010000" after 300 ms;
Weil sich Zeiten nicht synthetisieren lassen. Welches Bauteil im FPGA 
sollte das können? Eine "programmierbare Verzögerungsleitung" gibt es da 
nicht! Du hast nur Logik und Flipflops...

> obwohl keine Fehler vom Compiler gemeldet werden.
Richtig, weil er solche Zeiten einfach ignoriert. Du wirst also das 
bekommen:

      when z0 => A <= "00000000";
                 A <= "01000000";
                 A <= "00100000";
                 :
                 A <= "00000001";
              
      when z1 => A <= "00000000";
                 A <= "00000001";
                 :
                 A <= "01000000";
                 A <= "10000000";

Also wird A immer "10000000" oder "00000001" sein, denn das ist je nach 
Zustand die letzte Zuweisung im Prozess. Und die letzte Zuweisung in 
einem Prozess "gewinnt".

> ich habe versucht ein Lauflicht mithilfe einer FSM zu implementieren.
Ich habe da ein paar Ansätze:
http://www.lothar-miller.de/s9y/archives/61-Lauflicht.html

Aber ich würde vorschlagen, du fängst ein wenig weiter vorn an:
bei der blinkenden LED. Dann siehst du nämlich, wie zeitliche Abläufe im 
FPGA gemacht werden: mit Zählern.
http://www.lothar-miller.de/s9y/archives/80-Hello-World!.html

[Chris (Gast)]

@Lothar

Du solltest mal ein praxisnahes Buch schreiben. Das geht bestimmt weg 
wie warme Semmeln. Ich jedenfalls danke dir recht herzlich. Habe mir 
schon den einen oder anderen Tipp von deiner Website geholt (nicht nur 
zu FPGA).

Ein dickes Danke!

[Alejandro P. (alejandro_p)]

@chris,

dann macht es Richtig ! ;-)

Beitrag "Hommage an Lothar Miller"

btw, sehr lustig Beitrag !

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Alejandro P. schrieb:
> btw, sehr lustig Beitrag
Finde ich auch :-D