Linkes Bild, oberer Transistor: Wikipedia schreibt dazu: Depletion "normal leitend". Das liest sich für mich als: selbstleitend, ohne anlegen eines Potentials. Ist das so? Je mehr ich darüber hirne umso unsicherer werde ich. Passt im Moment für mich alles nicht recht zusammen.
Angehängte Dateien:
-
6522Port_1.png
18 KB
Das "leitend" darfst du nicht mit "0 Ohm" verwechseln! Dieser Transistor ist einfach nur als Pullup beschaltet. Das "selbstleitende" Verhalten stellt einen Ersatz für einen Widerstand dar.
Ein Pullup. Ahaa! Dann folgendes Szenario im linken Bild: Pull-up ist aktiv. Ein Taster ist gegen gnd angeschlossen. Der Taster schaltet -> gnd liegt am Gate -> Gate sperrt -> Pull-up wird weggeschaltet -> Eingangsquelle wir entlastet. Kann man das so sagen?
>Der Taster schaltet -> gnd liegt am Gate -> Gate sperrt -> Pull-up wird >weggeschaltet -> Eingangsquelle wir entlastet. >Kann man das so sagen? Nein - wieso Gate gesperrt? Der PullUp ist immer aktiv, sofern er softwaretechnisch nicht abgeschaltet wird.
>Der PullUp ist immer aktiv
<kopfkratz>
Wieso immer? Immerhin leg ich doch von aussen Spannung ans Gate... Sonst
bräuchte ich doch das Gate hier nicht, oder?
</kopfkratz>
Joachim ... schrieb: > Der Taster schaltet -> gnd liegt am Gate -> Gate sperrt -> Pull-up wird > weggeschaltet -> Eingangsquelle wir entlastet. Eher umgekehrt, oder? Der Pullup ist kräftig, wenn der Taster gegen Masse gedrückt ist. Und er wird hochohmiger, wenn der Pin gegen High geht. Das macht man aus Energiespargründen. Im Datenblatt zum 6522 sollte es aber beschrieben sein.
>Wieso immer? Immerhin leg ich doch von aussen Spannung ans Gate... Sonst >bräuchte ich doch das Gate hier nicht, oder? Meinst Du das Gate des PullUp? Es interessiert überhaupt nicht, ob das Gate auf Masse liegt oder nicht, denn das Gate ist ja mit Source verbunden. Den FET interessiert ja nur die U_gs (Gate-Source), nicht U_g gegenüber Masse oder sonstwas. D.h., der Fet bleibt immer (mehr oder weniger) gleich stark leitend. Wie schon oben gesagt, wird der Fet als R benutzt, bei dem dessen schwach selbstleitende Eigenschaft ausgenutzt wird, wenn U_gs=0.
Jens G. schrieb: > Es interessiert überhaupt nicht, ob das Gate auf Masse liegt oder nicht, > denn das Gate ist ja mit Source verbunden. Jens, du hast Recht, ich habe mich vertan. Der Pullup-FET sollte nahezu eine Konstantstromfunktion haben.
>Den FET interessiert ja nur >die U_gs (Gate-Source), nicht U_g gegenüber Masse oder sonstwas. Yep, kling nachvollziehbar. Danke an alle Beteiligten.
So, jetzt habe ich nachgeschlagen. Beim 8051 ist es ja ähnlich gelöst. Also: Liegt der Pin auf High, leitet der Pullup nicht. Denn da ist keine Potentialdifferenz mehr zwischen Drain und Source, nichts zum leiten mehr da. Er wird zunehmend leitend, wenn die Pinspannung sinkt. Und ist bei Low-Pegel maximal, aber für den Transistor nicht bedrohlich. Da lag ich doch richtig. Für einen 80515, der teils eine ähnliche Portstruktur hat, fand ich bei High-Pegel einen Strom von maximal 10µA (müßte eigentlich 0 sein), bei Low kann er bis 300µA steigen.
Wilhelm Ferkes schrieb: > Also: Liegt der Pin auf High, leitet der Pullup nicht. Ja, Ursache und Wirkung verwechselt... Umgekehrt wird ein Schuh draus: wenn der Pin vorher Low war (denn das war er beim Anlegen der Versorgungsspannung), dann wirkt der (mit 10-50k) selbstleitende FET wie ein Pullup. Deshalb zieht er das Potential so weit hoch, bis nichts mehr zum Leiten da ist... Wilhelm Ferkes schrieb: > fand ich bei High-Pegel einen Strom von maximal 10µA > (müßte eigentlich 0 sein) Dieser "High-Pegel" ist sicher irgendwo mit einer Spannung von z.B. 3,6V (oder auch 4,5V) definiert. Zusammen mit der Versorgung von typisch 5V bleiben dann bei 10uA für den FET noch 0,5-1,4V...
Lothar Miller schrieb: > Wilhelm Ferkes schrieb: >> Also: Liegt der Pin auf High, leitet der Pullup nicht. > Ja, Ursache und Wirkung verwechselt... > > Umgekehrt wird ein Schuh draus: wenn der Pin vorher Low war (denn das > war er beim Anlegen der Versorgungsspannung), dann wirkt der (mit > 10-50k) selbstleitende FET wie ein Pullup. Deshalb zieht er das > Potential so weit hoch, bis nichts mehr zum Leiten da ist... Na klar. Je lower der Pin, desto kräftiger zieht der FET hoch. Wie ein Gummiband, welches an der Raumdecke befestigt ist, und was man nach unten zieht. Genau wegen dieser Eigenschaft sind die 8051-er I/O auch TTL spezifiziert. Sie erreichen VCC nur schwerlich. Zwar verwendet man im 8051 einen kleinen Trick, bei dem der Output zwei Taktzyklen lang von einem Treiber gegen High getrieben wird. Dennnoch sind sie TTL spezifiziert. > Wilhelm Ferkes schrieb: >> fand ich bei High-Pegel einen Strom von maximal 10µA >> (müßte eigentlich 0 sein) > Dieser "High-Pegel" ist sicher irgendwo mit einer Spannung von z.B. 3,6V > (oder auch 4,5V) definiert. Zusammen mit der Versorgung von typisch 5V > bleiben dann bei 10uA für den FET noch 0,5-1,4V... Ja, das wird so sein, daß die 10µA irgendwo knapp unter VCC definiert sind. Ich schätze, bei 90% VCC. Ein Datenblatt fand ich jetzt auf die Schnelle nicht. Also, dann paßt es ja: 10µA bei 90% VCC, 80µA bei TTL High, 300µA bei Low.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.