Frage zum Prescaler Atmega8

[al3ko (Gast)]

Hi,
ich versuche mich gerade an Timer und lese die Theorie dazu auf dieser 
Seite:
https://sites.google.com/site/qeewiki/books/avr-guide/common-timer-theory

Grundsätzlich hoffe ich es verstanden zu haben. Was mir allerdings noch 
ein wenig schleierhaft ist, ist der Graph des Prescalers. Dazu die 
Graphik im Anhang, entnommen aus dem Datenblatt des Atmega8, Seite 71, 
Graphik 29.

Was ich nicht verstehe, ist, warum die Takte nach dem Prescaler die 
doppelte Pulsbreite haben. Ferner kann ich nicht nachvollziehen, weshalb 
der Prescaler eine fallende Flanke hat wohingegen der Takt ohne 
Prescaler die steigende Flanke besitzt. Oder anders ausgedrückt: Wenn 
clk_I/O eine steigende Flanke hat, hat clk_(I/O)/8 eine fallende Flanke.

Oder gehe ich mit meinen Fragen zu sehr ins Detail, die letztendlich für 
zu viel Verwirrung sorgen anstelle von Aufklärung?

Danke und Gruß

[Uwe (Gast)]

JK-FlipFlop bzw. Grundlagen Digitaltechnik bzw. Zähler
http://www.elektronik-kompendium.de/sites/dig/0212151.htm

[Stefan E. (sternst)]

al3ko schrieb:
> Was ich nicht verstehe, ist, warum die Takte nach dem Prescaler die
> doppelte Pulsbreite haben. Ferner kann ich nicht nachvollziehen, weshalb
> der Prescaler eine fallende Flanke hat wohingegen der Takt ohne
> Prescaler die steigende Flanke besitzt. Oder anders ausgedrückt: Wenn
> clk_I/O eine steigende Flanke hat, hat clk_(I/O)/8 eine fallende Flanke.

Offenbar ist der Prescaler auf die steigende Flanke des Eingangssignals 
synchronisiert, d.h. immer die steigende Flanke schaltet den Zustand des 
Prescalers einen Schritt weiter. Eine steigende Flanke bringt den 
Prescaler in den Zustand "Output High", die nächste dann in den Zustand 
"Output Low".

al3ko schrieb:
> Oder gehe ich mit meinen Fragen zu sehr ins Detail, die letztendlich für
> zu viel Verwirrung sorgen anstelle von Aufklärung?

Kommt darauf an, um was es letztendlich geht. Wenn es lediglich darum 
geht, den Timer in deiner Software zu benutzen, dann lautet die Antwort 
eindeutig Ja.

[al3ko (Gast)]

Hallo Stefan,
Stefan Ernst schrieb:
> Offenbar ist der Prescaler auf die steigende Flanke des Eingangssignals
> synchronisiert, d.h. immer die steigende Flanke schaltet den Zustand des
> Prescalers einen Schritt weiter. Eine steigende Flanke bringt den
> Prescaler in den Zustand "Output High", die nächste dann in den Zustand
> "Output Low".

Okay, vielen Dank.

Gruß