Codeanpassung des Projekts "Demystifying the TLC5940" auf ATMEGA8

[Frank (Gast)]

Hallo, ich bin gerade dabei den Artikel "Demystifying the TLC5940" von 
https://sites.google.com/site/artcfox/demystifying-the-tlc5940 durch 
zuarbeiten. Ich möchte statt des verwendeten ATMEGA328 allerdings einen 
ATMEGA8 verwenden. Dies macht einige Anpassungen im Code nötig. Mir ist 
zunächst nur der Timer aufgefallen der angepasst werden muss:

Original:

  // CTC with OCR0A as TOP
  TCCR0A = (1 << WGM01);
  // clk_io/1024 (From prescaler)
  TCCR0B = ((1 << CS02) | (1 << CS00));
  // Generate an interrupt every 4096 clock cycles
  OCR0A = 3;
  // Enable Timer/Counter0 Compare Match A interrupt
  TIMSK0 |= (1 << OCIE0A);

Meine Anpassung:

  // CTC with OCR0A as TOP
  // TCCR0A = (1 << WGM01);
  TCCR1A = (1 << WGM12); //EDIT

  // clk_io/1024 (From prescaler)
  //TCCR0B = ((1 << CS02) | (1 << CS00));
  TCCR1B = ((1 << CS12) | (1 << CS10)); //EDIT
  
  // Generate an interrupt every 4096 clock cycles
  //OCR0A = 3;
  OCR1A = 3; //EDIT

  // Enable Timer/Counter0 Compare Match A interrupt
  //TIMSK0 |= (1 << OCIE0A);
  TIMSK |= (1 << OCIE2); //EDIT S.119

der komplette code ist folgender:

#include <stdint.h>
#include <avr/io.h>
#include <avr/interrupt.h>

#define GSCLK_DDR DDRB
#define GSCLK_PORT PORTB
#define GSCLK_PIN PB0

#define SIN_DDR DDRB
#define SIN_PORT PORTB
#define SIN_PIN PB3

#define SCLK_DDR DDRB
#define SCLK_PORT PORTB
#define SCLK_PIN PB5

#define BLANK_DDR DDRB
#define BLANK_PORT PORTB
#define BLANK_PIN PB2

#define DCPRG_DDR DDRD
#define DCPRG_PORT PORTD
#define DCPRG_PIN PD4

#define VPRG_DDR DDRD
#define VPRG_PORT PORTD
#define VPRG_PIN PD7

#define XLAT_DDR DDRB
#define XLAT_PORT PORTB
#define XLAT_PIN PB1

#define TLC5940_N 1

#define setOutput(ddr, pin) ((ddr) |= (1 << (pin)))
#define setLow(port, pin) ((port) &= ~(1 << (pin)))
#define setHigh(port, pin) ((port) |= (1 << (pin)))
#define pulse(port, pin) do { \
                           setHigh((port), (pin)); \
                           setLow((port), (pin)); \
                         } while (0)
#define outputState(port, pin) ((port) & (1 << (pin)))

uint8_t dcData[96 * TLC5940_N] = {
// MSB            LSB
  1, 1, 1, 1, 1, 1,      // Channel 15
  1, 1, 1, 1, 1, 1,      // Channel 14
  1, 1, 1, 1, 1, 1,      // Channel 13
  1, 1, 1, 1, 1, 1,       // Channel 12
  1, 1, 1, 1, 1, 1,      // Channel 11
  1, 1, 1, 1, 1, 1,      // Channel 10
  1, 1, 1, 1, 1, 1,      // Channel 9
  1, 1, 1, 1, 1, 1,       // Channel 8
  1, 1, 1, 1, 1, 1,       // Channel 7
  1, 1, 1, 1, 1, 1,      // Channel 6
  1, 1, 1, 1, 1, 1,      // Channel 5
  1, 1, 1, 1, 1, 1,       // Channel 4
  1, 1, 1, 1, 1, 1,       // Channel 3
  1, 1, 1, 1, 1, 1,       // Channel 2
  1, 1, 1, 1, 1, 1,       // Channel 1
  1, 1, 1, 1, 1, 1,       // Channel 0
};

uint8_t gsData[192 * TLC5940_N] = {
// MSB                              LSB
  0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,     // Channel 15
  0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,      // Channel 14
  0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,      // Channel 13
  0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1,      // Channel 12
  0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0,      // Channel 11
  0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0,      // Channel 10
  0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0,      // Channel 9
  0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 0,      // Channel 8
  0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 0, 0,      // Channel 7
  0, 0, 0, 0, 0, 1, 0, 0, 0, 0, 0, 0,      // Channel 6
  0, 0, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0,      // Channel 5
  0, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0,      // Channel 4
  0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0,      // Channel 3
  0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,      // Channel 2
  1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,      // Channel 1
  1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,      // Channel 0
};

void TLC5940_Init(void) {
  setOutput(GSCLK_DDR, GSCLK_PIN);
  setOutput(SCLK_DDR, SCLK_PIN);
  setOutput(DCPRG_DDR, DCPRG_PIN);
  setOutput(VPRG_DDR, VPRG_PIN);
  setOutput(XLAT_DDR, XLAT_PIN);
  setOutput(BLANK_DDR, BLANK_PIN);
  setOutput(SIN_DDR, SIN_PIN);
  
  setLow(GSCLK_DDR, GSCLK_PIN);
  setLow(SCLK_PORT, SCLK_PIN);
  setLow(DCPRG_PORT, DCPRG_PIN);
  setHigh(VPRG_PORT, VPRG_PIN);
  setLow(XLAT_PORT, XLAT_PIN);
  setHigh(BLANK_PORT, BLANK_PIN);

  // CTC with OCR0A as TOP
  // TCCR0A = (1 << WGM01);
  TCCR1A = (1 << WGM12); //EDIT

  // clk_io/1024 (From prescaler)
  //TCCR0B = ((1 << CS02) | (1 << CS00));
  TCCR1B = ((1 << CS12) | (1 << CS10)); //EDIT
  
  // Generate an interrupt every 4096 clock cycles
  //OCR0A = 3;
  OCR1A = 3; //EDIT

  // Enable Timer/Counter0 Compare Match A interrupt
  //TIMSK0 |= (1 << OCIE0A);
  TIMSK |= (1 << OCIE2); //EDIT S.119
}

void TLC5940_ClockInDC(void) {
  setHigh(DCPRG_PORT, DCPRG_PIN);
  setHigh(VPRG_PORT, VPRG_PIN);

  uint8_t Counter = 0;
  
  for (;;) {
    if (Counter > TLC5940_N * 96 - 1) {
      pulse(XLAT_PORT, XLAT_PIN);
      break;
    } else {
      if (dcData[Counter])
        setHigh(SIN_PORT, SIN_PIN);
      else
        setLow(SIN_PORT, SIN_PIN);
      pulse(SCLK_PORT, SCLK_PIN);
      Counter++;
    }
  }
}

ISR(TIMER0_COMPA_vect) {
  uint8_t firstCycleFlag = 0;
  static uint8_t xlatNeedsPulse = 0;

  setHigh(BLANK_PORT, BLANK_PIN);

  if (outputState(VPRG_PORT, VPRG_PIN)) {
    setLow(VPRG_PORT, VPRG_PIN);
    firstCycleFlag = 1;
  }

  if (xlatNeedsPulse) {
    pulse(XLAT_PORT, XLAT_PIN);
    xlatNeedsPulse = 0;
  }
  
  if (firstCycleFlag)
    pulse(SCLK_PORT, SCLK_PIN);
  
  setLow(BLANK_PORT, BLANK_PIN);
  
  // Below this we have 4096 cycles to shift in the data for the next cycle
  uint8_t Data_Counter = 0;
  for (;;) {
    if (!(Data_Counter > TLC5940_N * 192 - 1)) {
      if (gsData[Data_Counter])
        setHigh(SIN_PORT, SIN_PIN);
      else
        setLow(SIN_PORT, SIN_PIN);
      pulse(SCLK_PORT, SCLK_PIN);
      Data_Counter++;
    } else {
      xlatNeedsPulse = 1;
      break;
    }
  }
}

int main(void) {
  TLC5940_Init();
  TLC5940_ClockInDC();
  
  // Enable Global Interrupts
  sei();

  for (;;) {
  }
  
  return 0;
}

leider funktioniert die ganze Sache noch nicht wirklich. Habe ich noch 
eine Anpassung übersehen?

[Matthias S. (Firma: matzetronics) (mschoeldgen)]

Frank schrieb:
> ISR(TIMER0_COMPA_vect)

Wenn du alles auf Timer 1 umschreibst, dann solltest du das auch für die 
ISR machen. Die steht ja immer noch auf Timer 0 :-P

[Frank (Gast)]

Danke, das war ein Fehler, aber es funktioniert leider immer noch nicht. 
Es soll ja der "clock output buffer" verwendet werden. Zitat: "we can 
begin to modify it toward our original goal of using the clock output 
buffer to drive GSCLK". Am PIN PB0 des ATMEGA328 gibt es den CLKO beim 
ATMEGA8 gibt es diesen jedoch nicht. Kann er durch etwas anderes ersetzt 
werden?

[spess53 (Gast)]

Hi

>Kann er durch etwas anderes ersetzt werden?

Nicht wirklich. Ein Timer kann im CTC-Mode mit OCRnx=0 den halben 
Systemtakt am OC-Pin ausgeben.

MfG Spess

[Matthias S. (Firma: matzetronics) (mschoeldgen)]

Wäre vermutlich am einfachsten, doch einen Mega48/88/168/328 zu nehmen, 
du kannst allerdings, wenn du mit Quarzoszillator arbeitest, mit einem 
CMOS Buffer das Signal an XTAL2 (PB7) abgreifen und verstärken. Ist 
allerdings bestimmt aufwendiger und teurer, als einfach einen Mega48 in 
den Sockel zu setzen.

[holger (Gast)]

>Wenn du alles auf Timer 1 umschreibst, dann solltest du das auch für die
>ISR machen. Die steht ja immer noch auf Timer 0 :-P

Tja, der Typ hat es irgendwie nicht so mit den Interruptnummern.
Mal 0, mal 1 , mal 2;)

  //TIMSK0 |= (1 << OCIE0A);
  TIMSK |= (1 << OCIE2); //EDIT S.119
                     ^
                     |
                     |