Hallo miteinander, ich hab jetzt Revision 1 des Layouts soweit fertig. Es wäre nett, wenn ihr mal kurz darüber sehen könntet. DRC sagt fehlerfrei. Im Anhang sind jeweils GND, +5V und 5V Standby hervorgehoben. Geld sind die Bottom-Leiterbahnen (sonst sieht man sie kaum). Ist die Leitungsführung so sinnvoll? Oder was kann man besser machen? Vielen Dank, Gruß M. Schwaikert
Hallo Martin, hab dein Board nur schnell überflogen, was mir auffiel: - die beiden Vias bei OG1 Pin 2 und 4 sind nicht nötig, nutze den Bauteilanschluss als Durchsteiger - ungünstige Leitungsführung bei C12/ C15: setz das Via über den oberen Kondensator, dann ist deren Wirkung besser - die hässlichen 90Grad Knicke (Geschmackssache, stören tun die nur die Optik) ;) Gruss Uwe
Verwende auf der Unterseite eine Massefläche. Du kannst einige Leiterbahnen auf die Oberseite verlegen, sodass die massefläche nur an wenigen Stellen und nur kurze Stücke unterbrochen sein wird.
Uwe N. schrieb: > Hallo Martin, > > hab dein Board nur schnell überflogen, was mir auffiel: > > - die beiden Vias bei OG1 Pin 2 und 4 sind nicht nötig, nutze den > Bauteilanschluss als Durchsteiger Habe ich mir auch schon überlegt. Ich weiß aber nicht, ob die Löcher bei THD mit galvanisiert werden, oder nicht. Falls nein, hätte ich ein Problem. > - ungünstige Leitungsführung bei C12/ C15: setz das Via > über den oberen Kondensator, dann ist deren Wirkung besser Ok. > - die hässlichen 90Grad Knicke (Geschmackssache, stören tun die nur die > Optik) ;) Hab ich eigentlich - soweit es ging - vermieden. Leider geht das bei wenig Platz nicht mehr. Abgesehen davon sagte man mir während meines Praktikums, dass spitze Winkel "Flussmittelseen" bilden können und das sei nicht gut. Darum immer 90° bei Anschlüssen. Kevin K. schrieb: > Verwende auf der Unterseite eine Massefläche. Du kannst einige > Leiterbahnen auf die Oberseite verlegen, sodass die massefläche nur an > wenigen Stellen und nur kurze Stücke unterbrochen sein wird. Ratsnest und Masseflächen kommen noch. Eagle will aber trotz Massefläche verbundene Leitungen haben. Der motzt sonst - obwohl mit Massefläche verbunden - ungeroutete Leitungen.
Martin Schwaikert schrieb: > Ratsnest und Masseflächen kommen noch. Eagle will aber trotz Massefläche > verbundene Leitungen haben. Der motzt sonst - obwohl mit Massefläche > verbunden - ungeroutete Leitungen. Wenn du Ratsnest machst und das Polygon genauso heisst wie das "ge-ratsnestete" Signal, macht er das nicht. PS: Zum Schaltregler: http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler
Martin Schwaikert schrieb: > Ratsnest und Masseflächen kommen noch. Eagle will aber trotz Massefläche > verbundene Leitungen haben. Der motzt sonst - obwohl mit Massefläche > verbunden - ungeroutete Leitungen. Nein, braucht Eagle definitiv nicht! wenn du das Massepolygon eingezeichnet und richtig benannt hast, mach mal change -> orphans -> off und klicke dann auf die Kontur des Polygons. Dann entfernt Eagle Flächen im Polygon, an die kein Pin Pad Via mit dem gleichen Namen geht. Wenn dann noch Airwires mit dem namen GND übrig bleiben, lassen sich die Bereiche nicht verbinden und du musst Leiterbahnen in diesem Layer verschieben, sodass sich Öffnungen ergeben, durch die das Massepolygon die Abschnitte erreichen kann.
René Z. schrieb: > Martin Schwaikert schrieb: >> Ratsnest und Masseflächen kommen noch. Eagle will aber trotz Massefläche >> verbundene Leitungen haben. Der motzt sonst - obwohl mit Massefläche >> verbunden - ungeroutete Leitungen. > > Wenn du Ratsnest machst und das Polygon genauso heisst wie das > "ge-ratsnestete" Signal, macht er das nicht. Hmm... ich hatte damals Probleme damit. Aber gut, vielleicht habe ich das auch einfach nur falsch angegangen. Kann ja durchaus sein. > PS: Zum Schaltregler: > http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler Interessant. Werd ich mich gleich merken :)
Ich wunder mich gerade: du bekommst 5V und 12V als Stromversorgung rein und erzeugst die 24V für das VFD aus den 5V? Wäre es nicht effizienter aus den 12V diese zu erzeugen?
Thomas K. schrieb: > Ich wunder mich gerade: du bekommst 5V und 12V als Stromversorgung rein > und erzeugst die 24V für das VFD aus den 5V? Wäre es nicht effizienter > aus den 12V diese zu erzeugen? Guter Hinweis. Die 12V waren ein Nachzügler. Mal das Datenblatt studieren, inwieweit sich die Änderung lohnen würde. Danke.
Martin Schwaikert schrieb: >> - die beiden Vias bei OG1 Pin 2 und 4 sind nicht nötig, nutze den >> Bauteilanschluss als Durchsteiger > Habe ich mir auch schon überlegt. Ich weiß aber nicht, ob die Löcher bei > THD mit galvanisiert werden, oder nicht. Falls nein, hätte ich ein > Problem. THD sagt (dem LP-Fertiger) noch nicht, ob das Loch galvanisiert werden soll, das ist erstmal korrekt. Deshalb schau in die Lib des Bauteils, wie die Löcher definiert sind - sie sollten als "DK" oder "Plated" definiert sein, dann wird auch das Bohrloch galvanisiert. Ob das so im Eagle heisst weiß ich leider nicht, ich benutz ein anderes System. Gruss Uwe
Auch sehr interessant. Danke für den Hinweis. Bisher habe ich meine Platinen selbst hergestellt. Allerdings hat man bei zweilagigen immer das Positionierungsproblem. Und mit den feinen Leiterbahnen wird es einfach sehr schwierig.
anderes ich schrieb: > Die zwei Kondensatoren unter dem Oszillator sind beabsichtigt? Ja. Das ist einmal ein Abblockkondensator sowie der Pullup für den Reset. Der Oszillator wird von unten montiert und ist in einem Blechgehäuse. Daher sah ich das als unkritisch. Oder liege ich da falsch?
Thomas K. schrieb: > Ich wunder mich gerade: du bekommst 5V und 12V als Stromversorgung rein > und erzeugst die 24V für das VFD aus den 5V? Wäre es nicht effizienter > aus den 12V diese zu erzeugen? Ich hab jetzt nochmal gesucht, aber LT schweigt sich über die Effizienz ziemlich aus. Ich habe irgendwo etwas von 90% gelesen, vermisse aber ein Diagramm im Schaltplan. Auch wird nichts von der Schaltfrequenz gesagt. Dann belasse ich das bei den 5V, dann kann ich das Teil mit einer einzelnen Betriebsspannung betrieben.
Martin Schwaikert schrieb: > Ich hab jetzt nochmal gesucht, aber LT schweigt sich über die Effizienz > ziemlich aus. Wirf doch mal "LTSpice" an, da kannst du eine Effizienzberechnung durchführen...
Uwe N. schrieb: > Martin Schwaikert schrieb: >> Ich hab jetzt nochmal gesucht, aber LT schweigt sich über die Effizienz >> ziemlich aus. > > Wirf doch mal "LTSpice" an, da kannst du eine Effizienzberechnung > durchführen... Probieren wir's mal. Das wäre dann neben Multisim und PSpice die 3te Simulation :)
Also ich komme auf 12% Verlustleistung. Das sind bei 10mA@24V also gut 25mW. Das sollte ein Dil-8 Gehäuse locker aushalten.
Hab jetzt noch die GND-Planes eingefügt. Ist das so sinnvoll? Orphans sind keine drinnen.
Hallo, wenn Maschinenbestückung der SMD´s vorgesehen ist solltest Du Passmarken für die Leiterplatten-Lageerkennung einfügen. Bei SMD-Handbestückung ist das nicht erfoderlich. Gruß Squeegee
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.