Hi, das Thema gabs schon mal hier im Forum, jedoch mit etwas anderen Anforderungen. Ich betreibe an einem FPGA einen schnellen DAC mit max. 300MS/sec. Entsprechend dem Nyquist Theorem kann ich damit allerhöchstens eine Frequenz von 150MHz erzeugen. Nachdem der DAC aber nur sehr wenig Strom treiben kann, möchte ich einen schnellen OpAmp als Impedanzwandler hinter den DAC schalten. Zudem versuche ich den Impedanzwandler so zu parametrieren, dass er ebenso die Spannung des DAC verstärkt, weil der DAC nur ca. 0 - 1.4V ausgeben kann, der Spannungsbereich hinter dem OpAmp aber größer sein soll (z.B. 0-10V). Die "schnellen" OpAmps (>200 MHz) liefern jedoch nicht so viel Strom. Die stärksten die ich in dieser Klasse gefunden habe liefern max. so um die 150mA. Ich hätte jedoch gerne 300mA oder noch mehr. Zudem ist es wichtig, dass die Ausgangsspannungs-Untegrenze des Opamps bei 0V liegt. Jetzt gibt es (mit Nachteilen behaftete) Wege um mehrere OpAmp zusammenzuhängen damit diese in Summe mehr Strom liefern können (Parallelschaltung). Siehe Intersil AppNote hier: http://www.intersil.com/content/dam/Intersil/documents/an11/an1111.pdf Die in Figure 1 im Dokument beschrieben Schaltung arbeitet leider nicht bei hohen Frequenzen, da die OpAmps quasi in Serie (Master/Slave) geschalten sind: "At higher speeds, the output of A1 will drive the load significantly before A2 and the output drive will never reach twice the current." Die direkte Parallelschaltung (Figure 2) sollte hingehen funktionieren, ohne Auswirkungen auf die maximale Frequenz zu haben. Der Haken ist, dass die beiden OpAmps gegeneinander treiben, sobald ihre Ausgangsspannungen geringfügig abweichen. Die Widerstände an den Ausgängen sollen in diesem Fall vor Überlast schützen. In dem Dokument steht: "In high frequency applications, the circuit in Figure 2 is preferable. Here the two op amps work in parallel. Since the dual package ensures the similar delay through each opamp, there will be no fighting at the output and twice the current will be delivered to the load. The overall gain is still 1 + (R2/R1)." So ganz zuversichtlich bin ich jedoch nicht, dass die beiden OpAMps wirklich nicht gegeneinander treiben. Im Forum hier wurden auch folgende Lösungen der Parallelschaltung vorgeschlagen: http://www.mikrocontroller.net/attachment/preview/46732.jpg http://www.mikrocontroller.net/attachment/46791/opparalel.PNG http://www.mikrocontroller.net/attachment/46977/Fenster.jpg Die ersten beiden Vorschläge sind aus meiner Sicht ziemlich gleich zu der in der AppNote vorgeschlagenen Lösung. Bei der dritten Lösung könnte ich etwa HF Dioden für hohe Frequenzen verwenden. Über die Dioden hätte ich einen Spannungsabfall, den ich jedoch über die OpAmp Parametrierung ausgleichen könnte. In der Anwendung soll jedenfalls ein 0-150MHz Signal über einen DAC erzeugt werden mit ca. 0..10V bei min. 300mA am Ausgang. Sind wohl ähnliche Anforerungen wie bei einem "typischen" Waveform Generator. * Welche Lösung würdet ihr verwenden ? Bitte bedenkt, dass insbesondere hohe Frequenzen mit der Schaltung funktionieren sollen. Die Master/Slave OpAmp Zusammenschaltung (Figure 1), eine Transistorschaltung hinter dem OpAmp oder ein langsamerer OpAmp mit mehr Power geht also nicht. lg, Stef
Warum geht keine Transistorschaltung hinter dem OpAmp ?
Uwe schrieb: > Warum geht keine Transistorschaltung hinter dem OpAmp ? Hmm, hatte aus irgendeinem Grund angenommen, dass die Transistoren zu langsam wären. Aber die HF Transistoren müssten eigentlich schnell genug sein und auch entsprechend viel Strom drüberlassen. Die die ich jetzt gefunden habe (z.B. BLT81,115), können maximal 500mA bei bis zu 900MHz. Könnte man dann nicht überhaupt vielleicht gleich einen HF Leistungstransistor mit dem DAC ansteuern ? Der DAC kann immerhin max. 20mA. Gibts dazu ne Beispielschaltung ? lg, Stef
@ stefan m. (stef89) >Frequenz von 150MHz erzeugen. >ebenso die Spannung des DAC verstärkt, weil der DAC nur ca. 0 - 1.4V >ausgeben kann, der Spannungsbereich hinter dem OpAmp aber größer sein >soll (z.B. 0-10V). >Ich hätte jedoch gerne 300mA oder noch mehr. 10V/300mA bei 150MHz ist ein ausgewachsener UKW-Verstärker! Den baut man nicht einfach mal so. >Zudem ist es wichtig, dass die Ausgangsspannungs-Untegrenze des Opamps >bei 0V liegt. Muss man halt ne negative Versorgungsspannung spendieren. >"At higher speeds, the output of A1 will drive the load significantly >before A2 and the output drive will never reach twice the current." Eben. Von Phasenlagen etc. mal ganz zu schweigen. >Die direkte Parallelschaltung (Figure 2) sollte hingehen funktionieren, >ohne Auswirkungen auf die maximale Frequenz zu haben. Nö. >So ganz zuversichtlich bin ich jedoch nicht, dass die beiden OpAMps >wirklich nicht gegeneinander treiben. >Im Forum hier wurden auch folgende Lösungen der Parallelschaltung >vorgeschlagen: Solche Tricks kannst du bei 150 MHz vergessen. >In der Anwendung soll jedenfalls ein 0-150MHz Signal über einen DAC >erzeugt werden mit ca. 0..10V bei min. 300mA am Ausgang. Für so einen Funktionsgenerator verlangen Agilent & Co viel Geld. Das hat seinen Grund.
Falk Brunner schrieb: >>Zudem ist es wichtig, dass die Ausgangsspannungs-Untegrenze des Opamps >>bei 0V liegt. > > Muss man halt ne negative Versorgungsspannung spendieren. Ja, würde gehen. > >>"At higher speeds, the output of A1 will drive the load significantly >>before A2 and the output drive will never reach twice the current." > > Eben. Von Phasenlagen etc. mal ganz zu schweigen. > >>Die direkte Parallelschaltung (Figure 2) sollte hingehen funktionieren, >>ohne Auswirkungen auf die maximale Frequenz zu haben. > > Nö. Weil ? > >>In der Anwendung soll jedenfalls ein 0-150MHz Signal über einen DAC >>erzeugt werden mit ca. 0..10V bei min. 300mA am Ausgang. > > Für so einen Funktionsgenerator verlangen Agilent & Co viel Geld. Das > hat seinen Grund. Ja, steht hier rum. Wenn man da mal reinshcaut, findet man auch FPGAs und DACs :) Die kochen auch nur mit Wasser. Klar, die Analog-Teile sind schon vom feinsten ... In der Anwendung ist aber wesentlich weniger Präzision wie bei einem professionellen AWG notwendig. Der Unterstützung von so hohen Freuquenzen ist in erster Linie notwendig um sehr kurze Impulse erzeugen zu können. Da gehts nicht darum quasi einen direct-synthesis Oszillator zu bauen.
stefan m. schrieb: > Phasenlage etc. sind nicht so wichtig. > > Der Unterstützung von so hohen Freuquenzen ist in erster Linie notwendig, um sehr kurze Impulse erzeugen zu können. Das ist ein Widerspruch in sich. Gerade für saubere Impulse kommt es wesentlich mehr auf eine saubere Phasenlage an als bei der Erzeugung von Sinussignalen. Ansonsten gibt es sogar wesentliche stärkere Überschwinger an den Signalflanken als wenn man die höherfrequenten Anteil gleich ganz weglässt.
Andreas Schweigstill schrieb: > stefan m. schrieb: >> Phasenlage etc. sind nicht so wichtig. >> >> Der Unterstützung von so hohen Freuquenzen ist in erster Linie notwendig, um > sehr kurze Impulse erzeugen zu können. > > Das ist ein Widerspruch in sich. Gerade für saubere Impulse kommt es > wesentlich mehr auf eine saubere Phasenlage an als bei der Erzeugung von > Sinussignalen. Nicht wenn du mit Phasenlage die Phasenverschiebung zwischen Eingangs- und Ausgangssignal der DAC Endstufe meist (die ich gemeint habe). Da entsteht die Phasenverschiebung durch die Signalverzögerung bei der Verstärkung. Das verstärkte Signal ist also immer etwas hinten nach und wenn man sich Eingangs- und Ausgangs-Signal anschaut, wird man eine Phasenverschiebung sehen. Diese Phasenverschiebung ist jedoch weitestgehend konstant, wodurch sich bei einem kurzen Impuls eine annähernd konstante Verzögerung ergibt. Der Impuls an sich (einmal rising edge, dann vergeht eine kurze zeit und dann wieder falling edge) bleibt aber gleich. Somit: Ja, durch die Verzögerung entsteht der Impuls nicht zum richtigen Zeitpunkt. Das macht in meinem Fall auch nichts. Der Impuls an sich schaut aber dennoch richtig aus, da sich die Impulsdauer durch die Verzögerung nicht ändert. ich hab aber das Gefühl, dass du etwas anderes gemeint hast.
stefan m. schrieb: > Diese Phasenverschiebung ist jedoch weitestgehend konstant, wodurch sich > bei einem kurzen Impuls eine annähernd konstante Verzögerung ergibt. Nein, gerade in diesem Fall ist die Phasenverschiebung nicht konstant, sondern steigt linear mit der Frequenz! Sonst wäre natürlich die Verzögerungszeit nicht konstant.
Andreas Schweigstill schrieb: > stefan m. schrieb: > Nein, gerade in diesem Fall ist die Phasenverschiebung nicht konstant, > sondern steigt linear mit der Frequenz! Sonst wäre natürlich die > Verzögerungszeit nicht konstant. Hmm, bei mir gehts nur um einen einzigen Impuls. Die Frequenz würde dann der Periodendauer dieses einzigen Impulses entsprechen. Ich denke aber, dass für meine Anwendung diese hohe Genauigkeit wohl auch nicht so wichtig sein wird, solange ich überhaupt kurze, einzelne Impulse erzeugen kann. Wie auch immer: Welche Möglichkeiten siehst du um hinter dem DAC mehr Strom ziehen zu können ? OpAmp und Transistorschaltung hört sich ja nicht so schlecht an ...
In welcher Zeit soll der Ausgang denn welchen Spannungshub erreichen?
Hallo, > Nachdem der DAC aber nur sehr wenig Strom treiben kann, möchte ich einen > schnellen OpAmp als Impedanzwandler hinter den DAC schalten. > Zudem versuche ich den Impedanzwandler so zu parametrieren, dass er > ebenso die Spannung des DAC verstärkt, weil der DAC nur ca. 0 - 1.4V > ausgeben kann, der Spannungsbereich hinter dem OpAmp aber größer sein > soll (z.B. 0-10V). Was ist Deine Anwendung? Vielleicht gibt es ja auch noch Alternativen, an die Du nicht gedacht hast. Viele Grüße Michael
Bei den hohen Frequenzen wird man in der Regel einen Ausgang mit 50 Ohm Impedanz haben wollen. Da passen dann 10 V und 300 mA nicht so ganz zusammen - 200 mA reichen da. In dem Frequenzbereich ist ein Verstärker ohne definierte Impedanz am Ausgang, in Form einen Widerstandes in Reihe ziemlich schwierig bis unmöglich. Als 3. Vorschalg geht da also ähnlich wie bei der 2. Schaltung aus der Appl. Note die Parallelschaltung von 2 (ggf. auch 3) kompletten Verstärkern, aber mit Rückkopplung vor dem Ausgangswiderstand. 10 V sind auch schon ein recht großen Signal in dem Bereich - wird das wirklich gebraucht ?
stefan m. schrieb: > Ich betreibe an einem FPGA einen schnellen DAC mit max. 300MS/sec. > Entsprechend dem Nyquist Theorem kann ich damit allerhöchstens eine > Frequenz von 150MHz erzeugen. Der feuert dich aber auch ein schönes quasi-Rechteck raus, du brauchst also noch einen Rekonstruktionsfilter. Ich würde mal sagen, das Thema ist ein paar Nummern zu groß für einen Anfänger.
ADSL Line Driver, z.B. THS6012 (315MHz@100Ohm, 500mA)
stefan m. schrieb: > > Hmm, bei mir gehts nur um einen einzigen Impuls. Die Frequenz würde dann > der Periodendauer dieses einzigen Impulses entsprechen. > > Ich denke aber, dass für meine Anwendung diese hohe Genauigkeit wohl > auch nicht so wichtig sein wird, solange ich überhaupt kurze, einzelne > Impulse erzeugen kann. > Dafür benötigst du meiner Meinung nach keinen Linearverstärker. Dann will ich auch mal bei dir popeln: Anstiegs- und Abfallzeit? Impulsfolgefrequenz? Welcher Spannungsbereich ist wirklich notwendig? Einen Verstärkungsfaktor von 7 mit (Leistungs-OPV bei 150MHz wirst du einstufig nicht erreichen. Wenn du nur Impulse erzeugen willst, wozu dann überhaupt der DAC? Streich alle nice-to-have Sachen und schreib dann, was du echt brauchst. Arno
Hallo ! Erst einmal danke für die vielen Antworten und die Bauteil/Schaltungsvorschläge. Ich habe mal ein paar SPICE Simulationen durchlaufen lassen (z.B. mit dem THS6012) die schon ganz gut aussehen, aber natürlich auch die Limitierungen in den höheren Frequenzen aufzeigen. Ich möchte die Anwendung noch etwas näher beschreiben. Ganz genaue Spezifikationen (Anstiegs- und Abfallzeiten, etc.) kann ich allerdings nicht machen, da das ganze einen sehr experimentellen Charakter hat (siehe unten). Es soll mal ein einigermassen akzeptabler Aufbau gefunden werden, mit dem wir dann Tests durchführen und schauen wir gut das ganze funktioniert. Mit den gewonnenen Erkenntnissen wollen wir dann weiterarbeiten. Es geht darum erst mal Erfahrungswerte zu gewinnen. Konkret geht es bei der Anwendung um eine Art Fehlersimulator für sowohl synchrone als auch asynchrone Logik-Implementierungen. Der Ausgang unsrer Schaltung dient dabei als Versorgungsspannung für die jeweilige Logik-Implementierung (z.B. IC). Der IC kann zu unterschiedlichen Zeitpunkten unterschiedlich viel Strom benötigen, weshalb auch keine feste Impedanz angenommen werden kann. Synchrone Logik zieht etwa immer besonders viel Strom wenn die Clock aktiv wird und danach ebbt der Verbrauch langsam ab bis die nächste Clockflanke kommt. Zu festgelegten Zeitpunkten sollen nun Fehler in der Versorungsspannung simuliert werden, indem etwa die Versorgungsspannung für eine kurze Zeit einbricht oder auch zu hoch wird. Dies ist auch der Grund für den DAC. Ein Szenario wäre also etwa, dass nach einer Laufzeit von ein paar ms die Versorungsspannung von 5V auf 0.8V für eine Dauer von 10ns einbricht und danach wieder auf den normalen Wert (z.B. 5V) zurückkehrt. In die andere Richtung soll das auch gehen, dass also etwa die Versorungsspannung kurzzeitig auf 10V ansteigt. Ob das nun wirklich 10V sein müssen (2xVcc) ist von der zu testenden Logik-Implementierung abhängig. Es muss zudem möglich sein, diese Testimpulse zu wiederholen. Also etwa 3 Widerholungen eines 10ns Pulses mit 20ns Pause dazwischen. Sehr häufige Widerholungen sind nicht zu erwarten. Wenn es 3 Wiederholungen in kurzer Abfolge gibt, wäre das schon viel. Der DAC hat zudem noch die Aufgabe eine niedrigere Frequenz mit etwa 10% der generierten Versorgungsspannung aufzumodulieren, wobei hier ein annäherndes Sinussignal aufmoduliert werden soll. Bei 10V Spannung würde sich die Modulation also zwischen 9V und 10V bewegen. Die Frequenz des aufmodulierten Signals kann mit unter 50MHz angenommen werden. Ist das Signal kein schöner Sinus, entstehen natürlich (neben den Oberwellen) ebenso andere Spektralkomponenten. Das ist jedoch kein Problem, solange der Peak bei der Nominalfrequenz liegt. Mit einem DAC könnten wir das Signal im FPGA generieren und dann direkt ausgeben. Die Modulationsfrequenz müsste natürlich ein Vielfaches der DAC Frequenz sein. Zu diesem Zweck könnten wir die DAC PLL im FPGA entsprechend anpassen. Bei anderen Lösungen müssten wir mehrere Signale erzeugen und diese dann anschliessend zusammenmischen. Beispielsweise könnten wir das aufzumodulierende Signal mit einem externen AWG oder einem VCO mit PLL generieren. Und das Impuls-Signal könnte man erzeugen, indem man z.B. mittels FET zwischen zwei zuvor konfigurierten Spannungsquellen umschaltet. Es gib mittlerweile mehrere Vorschläge das ganze zu realisieren. Unser aktueller Ansatz ist es die jeweiligen Teillösungen erst mal aus den für uns interessanten Blickwinkeln mit SPICE zu modellieren und auf Basis dieser Ergebnisse dann zu entscheiden, welche Lösug wir mal zu Testzwecken aufbauen möchten. Für hilfreiche Ideen und Anregungen bin ich jederzeit dankbar. lg, Stef
@stefan m. (stef89) >Konkret geht es bei der Anwendung um eine Art Fehlersimulator für sowohl >synchrone als auch asynchrone Logik-Implementierungen. >die Versorungsspannung von 5V auf 0.8V für eine Dauer von 10ns einbricht >und danach wieder auf den normalen Wert (z.B. 5V) zurückkehrt. >In die andere Richtung soll das auch gehen, dass also etwa die >Versorungsspannung kurzzeitig auf 10V ansteigt. Ob das nun wirklich 10V Der Sinn einer solchen "Simulatiors" darf hinreichend bezweifelt werden. Wenn die Versorgung dermaßen mies ist, sind Hopfen und Malz schon lange verloren. >Der DAC hat zudem noch die Aufgabe eine niedrigere Frequenz mit etwa 10% >der generierten Versorgungsspannung aufzumodulieren, wobei hier ein >annäherndes Sinussignal aufmoduliert werden soll. Bei 10V Spannung >würde sich die Modulation also zwischen 9V und 10V bewegen. >Die Frequenz des aufmodulierten Signals kann mit unter 50MHz angenommen >werden. Sowas ist sehr einfach über einen HF-Trafo in Reihe zur DC Quelle möglich, keine Notwendigkit für High Speed DACs und OPVs. >den Oberwellen) ebenso andere Spektralkomponenten. Das ist jedoch kein >Problem, solange der Peak bei der Nominalfrequenz liegt. Das gilt für nahezu JEDE Signalform ;-) >Mit einem DAC könnten wir das Signal im FPGA generieren und dann direkt >ausgeben. Die Modulationsfrequenz müsste natürlich ein Vielfaches der >DAC Frequenz sein. Zu diesem Zweck könnten wir die DAC PLL im FPGA >entsprechend anpassen. http://de.wikipedia.org/wiki/Overengineering
>In der Anwendung soll jedenfalls ein 0-150MHz Signal über einen DAC >erzeugt werden mit ca. 0..10V bei min. 300mA am Ausgang. Ein akademischer Furz. Vergiss das. Es sollen Pulse generiert werden. Dann generier die Pulse, ohne DAC und dergleichen. Was sollen die Pulse ? Sag mal wozu das Ganze gut sein soll.
stefan m. schrieb: > Aber die HF Transistoren müssten eigentlich schnell genug sein und auch > > entsprechend viel Strom drüberlassen. > > Die die ich jetzt gefunden habe (z.B. BLT81,115), können maximal 500mA > > bei bis zu 900MHz. Du kannst Transistoren durchaus parallel schalten, musst sie aber synchronisieren.
Die schnellen FPGAs haben die Spannungen auf 5mV stabil vorgeschrieben. Ich wuerd mich erst mal drum kuemmern, was geschieht, wenn die Spannung um 10mV aendert. Die Spannung auf 10V anzuheben ist etwa wie mit dem Hammer draufzukloppen. Was soll das ?
Nochwas schrieb: > Ein akademischer Furz. Vergiss das. Meist du, dass solche Aussagen konstruktiv sind ? > Was soll das ? Der FPGA generiert nur die Signale. Ich habe nichts von den Logikschaltungen erwähnt, die mit dem generierten Signal versorgt werden sollen. Mir ist sehr wohl bewusst was dann passiert und genau aus diesem Grund bauen wir das Ding ja überhaupt.
Naja, wenn gleich ich den Sinn dieses Vorhaben bezweifle, hier noch ne Anmerkung. Im Normalfall hat ja ein Logik-IC einen Entkoppelkondensator, typisch 100nF. Den muss man in diesem Fall sicher weglassen, sonst wird es Essig mit den schnellen Spannungssprüngen. Aber ganz weglassen wird wahrscheinlich ach nicht so ohne weiteres möglich sein, ein paar hundert pF oder gar eine handvoll nF wird man brauchen. Die muss dann aber der Verstärker schnell umladen. Wie auch immer, dieser Verstärker ist alles andere als trivial, Bandbreite, Slew Rate, Ausgangsstrom. 300 Msmps = 3,3ns Samplezeit. 100pF in 3,3ns von 0V auf 10V aufladen braucht 0,3A. Diese Zahlen sollte man sich mal durch den Kopf gehen lassen.
Falk Brunner schrieb: > Naja, wenn gleich ich den Sinn dieses Vorhaben bezweifle, hier noch ne > Anmerkung. Im Normalfall hat ja ein Logik-IC einen Entkoppelkondensator, > typisch 100nF. Den muss man in diesem Fall sicher weglassen, sonst wird > es Essig mit den schnellen Spannungssprüngen. Richtig. > Aber ganz weglassen wird > wahrscheinlich ach nicht so ohne weiteres möglich sein, ein paar hundert > pF oder gar eine handvoll nF wird man brauchen. Die muss dann aber der > Verstärker schnell umladen. Das hängt davon ab, wie viel Strom die zu testende Logikschaltung bei einer Clockflanke zieht. Je mehr Kapazitäten man hinzufügt, desto mehr glätten sich auch die Pulse. Wird im Endeffekt ein Tradeoff werden, der von der jeweiligen Logikschaltung abhängig ist. > Wie auch immer, dieser Verstärker ist alles andere als trivial, > Bandbreite, Slew Rate, Ausgangsstrom. > > 300 Msmps = 3,3ns Samplezeit. > > 100pF in 3,3ns von 0V auf 10V aufladen braucht 0,3A. > > Diese Zahlen sollte man sich mal durch den Kopf gehen lassen. Deshalb ist der verhältnismäßig hohe Strom notwendig. Obiges Beispiel ist allerdings der worst-case (kürzest mögliche Pulsdauer bei maximaler Spannung).
Hallo Stefan, > Erst einmal danke für die vielen Antworten und die > Bauteil/Schaltungsvorschläge. > Ich habe mal ein paar SPICE Simulationen durchlaufen lassen (z.B. mit > dem THS6012) die schon ganz gut aussehen, aber natürlich auch die > Limitierungen in den höheren Frequenzen aufzeigen. eine Möglichkeit könnte darin bestehen, Deine Störpulse digital zu erzeugen und anschließend mit einem Amateurfunkverstärker zu verstärken. Gleichanteilsbehaftete Störsignale sind aufgrund der Bandbreitenbegrenzung (Ausgangstransformator) dabei natürlich nicht drin. Schaltungen findest Du beispielsweise hier: http://www.communication-concepts.com/index.php/amplifiers.html http://www.rmitaly.com Bei den Produkten von rmitaly mußt Du die Schaltung ggf. noch ein wenig anpassen, damit der Verstärker ständig aktiv ist (PTT-Taste). Ich habe - wie einige meiner Vorredner auch - ein wenig den Eindruck, daß Du overengineering betreibst. Viele Grüße Michael
>Zu festgelegten Zeitpunkten sollen nun Fehler in der Versorungsspannung >simuliert werden, indem etwa die Versorgungsspannung für eine kurze Zeit >einbricht oder auch zu hoch wird. Dies ist auch der Grund für den DAC. >Ein Szenario wäre also etwa, dass nach einer Laufzeit von ein paar ms >die Versorungsspannung von 5V auf 0.8V für eine Dauer von 10ns einbricht >und danach wieder auf den normalen Wert (z.B. 5V) zurückkehrt. >In die andere Richtung soll das auch gehen, dass also etwa die >Versorungsspannung kurzzeitig auf 10V ansteigt. Ob das nun wirklich 10V >sein müssen (2xVcc) ist von der zu testenden Logik-Implementierung >abhängig. Ich frage mich, was der geistige Närhwert eines solchen Experiments sein soll. Wenn sich die Digitalschaltung stören läßt, dann weißt du was genau?? Daß du Spannungseinbrüche oder Überspannungen (2xVcc, Hallo?!?) vermeiden solltest? Nun, das weißt du doch jetzt schon, weil die Hersteller von digitalen Chips immer stabile Versorgungsspannungen und passende Siebungsmaßnahmen vorschreiben. Wirkt auf mich ein wenig hirnrissig der ganze Ansatz und das Vorhaben allgemein. Ist wohl eine Projektarbeit an irgendeiner schlauen Unität??
Kai Klaas schrieb: > Ich frage mich, was der geistige Närhwert eines solchen Experiments sein > soll. Wenn sich die Digitalschaltung stören läßt, dann weißt du was > genau?? Damit kann untersucht werden, welche Fehler auftreten und welche Auswirkungen diese haben. Kannst du mit Sicherheit sagen, was zum Beispiel ein Prozessor bei einer kurzen Unterspannung macht? Reagiert die BrownOutDetection? Läuft die PLL korrekt weiter? Bleibt der Prozessor einfach stehen? Läuft der Prozessor einfach an einer anderen Stelle weiter? Ich finde diese Aufgabe (und auch die Ergebnisse) sehr interessant. Allerdings bin ich skeptisch was die Reproduzierbarkeit bei verschiedenen Chargen / Temperaturen angeht.
>Damit kann untersucht werden, welche Fehler auftreten und welche >Auswirkungen diese haben. Kannst du mit Sicherheit sagen, was zum >Beispiel ein Prozessor bei einer kurzen Unterspannung macht? Reagiert >die BrownOutDetection? Läuft die PLL korrekt weiter? Bleibt der >Prozessor einfach stehen? Läuft der Prozessor einfach an einer anderen >Stelle weiter? Aufgrund eigener Untersuchungen zu diesem Thema weiß ich, daß Unter- und Überschreitungen der Versorgungsspannung, sowohl kurzzeitige als auch längerfristige, zu sehr unangenehmen Erscheinungen führen können. Im schlimmsten Fall kann das den teilweisen oder vollständigen Codeverlust oder Codefehler bei µC mit Flash-Speicher zur Folge haben. Unangenehm sind auch Lock-Up-Zustände des µC, bei denen nicht einmal mehr ein Reset den µC in die Normalität zurückholen kann, sondern nur noch ein vollständiges Herunterfahren der Versorgungsspannung. Ferner habe ich gelernt, daß die Anstiegs- und Abfallzeiten der Versorgungsspannungen beim Herauf- und Herunterfahren innnerhalb bestimmter Grenzen liegen müssen, weil sonst der interne Power-On-Reset oder Brown-Out-Reset von µC "ausrasten" kann. Auch Dips der Versorgungsspannung dürfen ein bestimmtes Timing nicht verletzen, wenn der µC-interne Brown-Out-Reset funktionieren soll. All das läßt sich durch vernünftige Schaltungstechnik mit ausreichender Filterung und angepaßten Zeitkonstanten erreichen. Dazu muß ich nicht wissen, welche Störung jetzt welche Auswirkung konkret hat, sondern ich muß einfach nur verhindern, daß bestimmte, schnelle Störungen auf der Versorgungsspannung überhaupt entstehen. Eine Schaltung, die das kann, besticht natürlich nicht mehr durch Minimalismus, wirkt auf den ersten Blick für Amateure also vielleicht eher "uncool". Aber gerade die zusätzlichen, vermeindlich überflüssigen Bauteile sind es, die eine Schaltung oft erst auf ein professionelles Niveau hebt. Also nochmals: Ein µC sollte beim ersten Einschalten der Versorgungsspannung einen korrekten POR erleben. Dazu muß die Versorgungsspannung in der Regel von 0V aus ansteigen. Die Anstiegszeit darf nicht zu schnell, aber auch nicht zu langsam sein. Für den ATMEGA328 wird beispielsweise 0,01V/msec bis 10V/msec als optimal angegeben. Schnelle Schwankungen auf den Versorgungsspannungen sind unkritisch, wenn sie nicht mehr als +/-5% der jeweiligen Versorgungsspannung ausmachen und alle Chips an ihren Versorgungsspannungsanschlüssen mittels 100nF gesiebt sind. In analog-digital-gemischten Schaltungen erhalten bei mir die Chips teilweise auch aufwändigere Filterungen. Es ist außerdem von besonderem Vorteil, bei schnellen digitalen Schaltungen oft sogar Voraussetzung, wenn eine durchgehende Massefläche verwendet wird. Versorgungsspannungseinbrüche von mehr als 5% wie bei Dips und beim Herunterfahren der Versorgungsspannung werden heutezutage vom µC-internen BOR aufgefangen. Auch hier sollten Abfallzeiten von mehr als 10V/msec vermieden werden, damit der BOR nicht überfordert wird. Genaueres entnimmt man dem Datenblatt des µC oder externen Reset-Controllers.
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.