Zuweisung von Shared Variablen

[DuArte (Gast)]

Hi,

habe folgenden Code mit VHDL-2008 in Modelsim kompiliert und simuliert.
Wider meiner Erwartung ist der Ausgangsport Q undefiniert.

Kann mir jemand sagen, wieso Q nicht die Werte von vec widerspiegelt?

Grüße, DuArte

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;


entity test_shared is
port( Q : out std_logic_vector(3 downto 0) );
end test_shared;


architecture xyz of test_shared is

signal clock : std_logic;
signal cnt : unsigned(1 downto 0) := "00";
shared variable vec : std_logic_vector(3 downto 0);

begin

Q <= vec;

Clk: process
begin
  clock <= '1'; wait for 10 ns;
  clock <= '0'; wait for 10 ns;
end process;


Count: block
begin
  cnt <= cnt + 1 when rising_edge(clock);
end block;


Share1: process
begin
  wait until clock='1';
  
  if cnt="00" then
    vec := "ZZZZ";
  end if;
end process;



Share2: process
begin
  wait until clock='1';
  
  if cnt/="00" then
    vec := "1111";
  end if;
end process;



end xyz;

[Duke Scarring (Gast)]

vec ist eine Variable und die hat kein Events. Q wird aber erst bei 
einem 'event vom Simulator aktualisiert.

Was willst Du denn eigentlich machen? Dein Code sieht recht 'akademisch' 
(um nicht zu sagen praxisfern) aus.

Duke

[Christian R. (supachris)]

Soll das synthetisiert werden können? Die einzige mir bekannte Anwendung 
einer shared Variable ist die VHDL Beschreibung eines true dual ported 
RAM, der dann (Bei Xilinx) im BlockRAM gebildet wird. Da braucht man die 
shared Variable für die beiden Schreibzugriffe. Aber da muss man recht 
viel beachten, unter anderem die Reihenfolge der Zugriffe, da kommt 
nämlich verschiedes raus (read first, write first...).

[DuArte (Gast)]

Hi,

nein, es ist kein akademisches Stück. Es soll für ein Testbench-Modell 
verwendet werden, bei dem tatsächlich Shared-Variablen auf einen 
Ausgangsport gemappt werden sollen.

>>vec ist eine Variable und die hat kein Events
Woher hast du diese Erkenntnis?


VG, DuArte

[Duke Scarring (Gast)]

DuArte schrieb:
>>>vec ist eine Variable und die hat kein Events
> Woher hast du diese Erkenntnis?
Äh. Aus meiner VHDL-Grundlagenvorlesung vor x Jahren?!

Du kannst aber auch z.B. hier schauen:
http://www.nt-nv.fh-koeln.de/Labor/VhdlEasy/Kap3/k3.html#A1

* Variablen können während des Programmlaufs beliebig oft 
  neue Werte zugewiesen werden.

* Signale sind Variablen, die mit einer Ereignisliste kommunizieren,
  in der die sog. Transaktionen verwaltet werden.

DuArte schrieb:
> Es soll für ein Testbench-Modell
> verwendet werden, bei dem tatsächlich Shared-Variablen auf einen
> Ausgangsport gemappt werden sollen.
Dann bau einen Multiplexer in Deine Testbench ein.

Duke

[DuArte (Gast)]

Hallo Duke,

auf der FH-Köln-Seite steht, dass Signale mit einer Ereignisliste 
kommunizieren. Es steht dort nicht, dass Variablen nicht mit einer 
Ereignisliste kommunizieren. Also wie kommst du darauf?


VG, DuArte

[DuArte (Gast)]

Habe mal im Ashenden gesucht, aber noch nichts gefunden ...

[Duke Scarring (Gast)]

Ich hab mal im LRM gesucht, aber auch nichts gefunden...

[DuArte (Gast)]

Hallo Duke,


habe mal folgenden Test in Modelsim unternommen:

if variable_xy'event then
...

führt zur Fehlermeldung

Attribute "event" requires a static signal prefix.

Du hast also Recht. Danke für diese neue Erkenntnis, das war mir 
überhaupt nicht bewusst gewesen.

VG, DuArte