ENC28J60 Interrupt hängt sich auf nach zu vielen Paketen

[C. H. (hedie)]

Hallo zusammen

Ich habe hier einen ENC28J60

Dieser läuft grundsätzlich einwandfrei.

Wenn ich ihm jedoch viele Pakete schnell hintereinander sende, dann 
hängt sich der interrupt nach ca. 10 Paketen auf.

(damit meine ich, dass der ENC28J60 keinen INT Impuls mehr ausgibt bei 
einem neuen Paket)

Ich habe den ENC wie folgt konfiguriert:

// perform system reset

  enc28j60WriteOp(ENC28J60_SOFT_RESET, 0, ENC28J60_SOFT_RESET);
  // check CLKRDY bit to see if reset is complete
  delay(50);
  while(!(enc28j60Read(ESTAT) & ESTAT_CLKRDY));
  // do bank 0 stuff
  // initialize receive buffer
  // 16-bit transfers, must write low byte first
  // set receive buffer start address
  NextPacketPtr = RXSTART_INIT;
  enc28j60Write(ERXSTL, RXSTART_INIT&0xFF);
  enc28j60Write(ERXSTH, RXSTART_INIT>>8);
  // set receive pointer address
  enc28j60Write(ERXRDPTL, RXSTART_INIT&0xFF);
  enc28j60Write(ERXRDPTH, RXSTART_INIT>>8);
  // set receive buffer end
  // ERXND defaults to 0x1FFF (end of ram)
  enc28j60Write(ERXNDL, RXSTOP_INIT&0xFF);
  enc28j60Write(ERXNDH, RXSTOP_INIT>>8);
  // set transmit buffer start
  // ETXST defaults to 0x0000 (beginnging of ram)
  //uart_puts("- enc28j60init - Schreibe erstes nibble - 03\n");
  enc28j60Write(ETXSTL, TXSTART_INIT&0xFF);
  //uart_puts("- enc28j60init - Schreibe zweites nibble - 03\n");
  enc28j60Write(ETXSTH, TXSTART_INIT>>8);
  // do bank 2 stuff
  // enable MAC receive
  enc28j60Write(MACON1, MACON1_MARXEN|MACON1_TXPAUS|MACON1_RXPAUS);
  // bring MAC out of reset
  enc28j60Write(MACON2, 0x00);
  // enable automatic padding and CRC operations
  enc28j60WriteOp(ENC28J60_BIT_FIELD_SET, MACON3, MACON3_PADCFG0|MACON3_TXCRCEN|MACON3_FRMLNEN);
  // set inter-frame gap (non-back-to-back)
  enc28j60Write(MAIPGL, 0x12);
  enc28j60Write(MAIPGH, 0x0C);
  // set inter-frame gap (back-to-back)
  enc28j60Write(MABBIPG, 0x12);
  // Set the maximum packet size which the controller will accept
  enc28j60Write(MAMXFLL, MAX_FRAMELEN&0xFF);  
  enc28j60Write(MAMXFLH, MAX_FRAMELEN>>8);
  // do bank 3 stuff
  // write MAC address
  // NOTE: MAC address in ENC28J60 is byte-backward
  enc28j60Write(MAADR5, ENC28J60_MAC0);
  enc28j60Write(MAADR4, ENC28J60_MAC1);
  enc28j60Write(MAADR3, ENC28J60_MAC2);
  enc28j60Write(MAADR2, ENC28J60_MAC3);
  enc28j60Write(MAADR1, ENC28J60_MAC4);
  enc28j60Write(MAADR0, ENC28J60_MAC5);
  // no loopback of transmitted frames
  enc28j60PhyWrite(PHCON2, PHCON2_HDLDIS);
  // switch to bank 0
  enc28j60SetBank(ECON1);
  // enable interrutps
  enc28j60WriteOp(ENC28J60_BIT_FIELD_SET, EIE, EIE_INTIE|EIE_PKTIE);
  // enable packet reception
  enc28j60WriteOp(ENC28J60_BIT_FIELD_SET, ECON1, ECON1_RXEN);

Im Interrupt sieht dies wie folgt aus:

ISR(INT1_vect)
{
  interrupt_INT1(0); //Deaktivieren
  process_packet(enc28j60PacketReceive(ETH_buffer_SIZE, ETH_buffer));
  interrupt_INT1(1); //Interrupt aktivieren
}
...

enc28j60PacketReceive()
....
  // check if a packet has been received and buffered
  if( !(enc28j60Read(EIR) & EIR_PKTIF) )
    return 0;
......
  // decrement the packet counter indicate we are done with this packet
  enc28j60WriteOp(ENC28J60_BIT_FIELD_SET, ECON2, ECON2_PKTDEC);

Ich weiss ehrlich gesagt nicht woran es liegen könnte...

Ist dieses Problem bereits bekannt?

Danke schonmal

[Obstfliege (Gast)]

Wahrscheinlich ist der interne Speicher voll. Abhilfe: auslesen bevor er 
überläuft. Der Speicher ist nämlich nicht sehr üppig bemessen.

[C. H. (hedie)]

Obstfliege schrieb:
> Wahrscheinlich ist der interne Speicher voll. Abhilfe: auslesen bevor er
> überläuft. Der Speicher ist nämlich nicht sehr üppig bemessen.

Der Speicher wird im Interrupt mit der Funktion enc28j60PacketReceive()
ausgelesen.

Hier der C-Code

  // Set the read pointer to the start of the received packet
  enc28j60Write(ERDPTL, (NextPacketPtr));
  enc28j60Write(ERDPTH, (NextPacketPtr)>>8);
  // read the next packet pointer
  NextPacketPtr  = enc28j60ReadOp(ENC28J60_READ_BUF_MEM, 0);
  NextPacketPtr |= enc28j60ReadOp(ENC28J60_READ_BUF_MEM, 0)<<8;
  // read the packet length
  len  = enc28j60ReadOp(ENC28J60_READ_BUF_MEM, 0);
  len |= enc28j60ReadOp(ENC28J60_READ_BUF_MEM, 0)<<8;
  // read the receive status
  rxstat  = enc28j60ReadOp(ENC28J60_READ_BUF_MEM, 0);
  rxstat |= enc28j60ReadOp(ENC28J60_READ_BUF_MEM, 0)<<8;

  // limit retrieve length
  // (we reduce the MAC-reported length by 4 to remove the CRC)
  len = MIN(len, maxlen);

  // copy the packet from the receive buffer
  enc28j60ReadBuffer(len, packet);

  // Move the RX read pointer to the start of the next received packet
  // This frees the memory we just read out
  enc28j60Write(ERXRDPTL, (NextPacketPtr));
  enc28j60Write(ERXRDPTH, (NextPacketPtr)>>8);

[Stefan (Gast)]

Und das Auslesen kann durchaus erheblich länger dauern, als der Empfang 
des nächsten Paketes. In der Zeit kann der Chip locker 10 Pakete 
empfangen, aber nicht so viele Puffern. Der Chip kann keinen weiteren 
Interrupt auslösen, solange die Interruptroutine aktiv ist.

Wenn Du im Interrupt ein Paket ausgelesen hast, solltest Du danach 
(immer och in der Interrupt-Routine) abfragen, ob der Chip noch weitere 
Pakete empfangen hat und diese ggf. auch auslesen.

[User_Y (Gast)]

Würde das Paket nicht unbedingt im Interrupt auslesen!

process_packet(enc28j60PacketReceive(ETH_buffer_SIZE, ETH_buffer));

Besser wäre es im Interrupt nur ein FLAG zu setzten oder noch besser 
einen COUNTER zu inkrementieren der die Pakete zählt. Und in der Main() 
kannst dann schauen ob counter>0 ist und bei Bedarf Daten kopieren!

Mit welcher Frequenz betreibst Du Deine  SPI?

Beste Grüße!