Forum: Platinen Altium: Vias berühren sich ohne Wire Track dazwischen - keine DRC-Meldung


von M.A. S. (mse2)


Angehängte Dateien:

Lesenswert?

Problem bei Multilayer-Layout:
Wenn ich versehentlich zwei Vias (die in der gemeinsamen Lage verbunden
sein sollen) dicht nebeneinander setzte und kein Wire Track dazwischen
zeichne, dann zeigt mir der DRC keinen Fehler an, auch wenn die
Berührungsstelle viel zu dünnes Kupfer wäre.
Gibt es eine Möglichkeit, sowas vom DRC erkennen zu lassen?

von Storm (Gast)


Lesenswert?

Kenne mich zwar mit Altium nicht aus, aber "Leiterbahnbreite" müsste 
doch anschlagen.

von M.A. S. (mse2)


Lesenswert?

"Leiterbahnbreite" wird nur bei Leiterbahnen überprüft. Hier liegt ja 
gerade der Fall vor, dass keine Leiterbahn da ist.

von Ich (Gast)


Angehängte Dateien:

Lesenswert?

Erstelle neue Clearance Rule (siehe Bild).

von Michael H. (michael_h45)


Lesenswert?

Michael S. schrieb:
> Gibt es eine Möglichkeit, sowas vom DRC erkennen zu lassen?
Wozu?
Wie du selbst schreibst, sind die Vias doch in einer Zwischenlage 
verbunden und nicht auf die Verbindung in einer weiteren Lage 
angewiesen.

von Michael A. (Gast)


Lesenswert?

Michael S. schrieb:
> (die in der gemeinsamen Lage verbunden sein sollen)

Michael H. schrieb:
> ... sind die Vias doch in einer Zwischenlage verbunden

Verbunden sein sollen ...

von M.A. S. (mse2)


Lesenswert?

@Michael A., H.
Himmel, gibt's hier viele Michaels (bin ja auch einer).
War in meiner Generation echt eher ein Sammelbegriff.  ;)

@Michael A:
Stimmt!

@Ich:
Aha, Du meinst also, ich soll berührende Vias einfach gar nicht zulassen 
und so eine saubere Track-Verbindung erzwingen, stimmt's ?
Aus Platzgründen habe ich leider so ziemlich alle Vias so platziert, das 
läuft auf viel Änderungsarbeit hinaus.
Es ist wohl aber der einzige Weg zu einem sauberen Layout.
Ich mache es so!
Vielen Dank!

Michael S

von Michael H. (michael_h45)


Lesenswert?

Michael A. schrieb:
> Michael S. schrieb:
>> (die in der gemeinsamen Lage verbunden sein sollen)
>
> Michael H. schrieb:
>> ... sind die Vias doch in einer Zwischenlage verbunden
>
> Verbunden sein sollen ...

Ah, sorry, da hab ich dich missverstanden!
Interessant... reichlich fieser Fehler!

von Martin (Gast)


Lesenswert?

Es ist leider schon sehr lange her, dass ich mit Altium gearbeitet habe 
(5 Jahre?), aber erachtet Altium das Signal zwischen den beiden Vias 
tatsächlich als fertig geroutet?

von M.A. S. (mse2)


Lesenswert?

Ja, leider.

Ich schrieb:
> Erstelle neue Clearance Rule (siehe Bild).

Hallo nochmal,
was auf den ersten Blick einfach aussah, stellt sich mir, nachdem ich es 
probiert habe, doch etwas komplizierter dar:
Es wird auch jetzt kein Fehler gefunden.
Grund: die berührenden Vias liegen auf dem selben Netz und dürfen sich 
daher berühren. Kann man das irgendwo ab- oder umstellen?

von Ich (Gast)


Lesenswert?

Ja. Siehe Screenshot und achte auf "Any Net".

von Christian B. (luckyfu)


Lesenswert?

hmmm, das könnte interessant werden. Man kann zwar ein Hole to Hole 
clearance einstellen, allerdings weiss ich nicht, ob das bei dir greift, 
da sich die Löcher ja nicht berühren. Wenn ich das richtig sehe ist hier 
eine Verbindung von Kernloch zu Microvia gemeint...

Evtl doch ein Fall fürs Altium Live Forum.

Ich hab bisher so einen Aufbau noch nicht gehabt. Mein schlimmstes (mit 
Altium) waren Mikrovias, die gingen dafür aber problemlos.

von Gregor B. (Gast)


Lesenswert?

So etwas findet man mit dem eingabauten CAMTASTIC in den Ausgabedaten.

- Layoutdaten in neues CAM-Dokument laden
- Bohrdaten laden
- Netzliste extrahieren Tools -> Netlist -> extract
- Analysieren Analysis -> PCB Design Check/Fix

Das Tool findet so etwas.

von M.A. S. (mse2)


Lesenswert?

Ich schrieb:
> Ja. Siehe Screenshot und achte auf "Any Net".

Hey, danke! Das geht fast. Ich habe in meinem Layout Via-Stapel 
(gefüllte Microvias übereinander). Damit diese nicht auch erkannt 
werden, habe ich als zusätzliches Kriterium den Durchmesser (viasize) 
für das eine Via nach unten begrenzt.

von M.A. S. (mse2)


Lesenswert?

Gregor B. schrieb:
> So etwas findet man mit dem eingabauten CAMTASTIC in den Ausgabedaten.
>
> - Layoutdaten in neues CAM-Dokument laden
> - Bohrdaten laden
> - Netzliste extrahieren Tools -> Netlist -> extract
> - Analysieren Analysis -> PCB Design Check/Fix
>
> Das Tool findet so etwas.

Ich muss zugeben, mich mit CAMTASIC noch nicht weiter beschäftigt zu 
haben, ausser,dass ich mit Gerberfiles damit visualisiert habe (was ich 
mit anderen Tools lieber mache).

Ich werd's mir 'mal ansehen, vielen Dank!

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.