Instanzen überbrücken - Bypass Frage

[Philipp (Gast)]

Hallo zusammen,

ich habe gerade einen Knoten im Kopf und hoffe, dass ich ihn mit Eurer 
Hilfe lösen kann.

Im Bild kann man sehen, was ich in etwa vorhabe:
Ich habe 12 Eingangspins, die jeweils eine doppelte Funktion haben. Die 
Funktion kann mit einem mode-Bit (der 13. Pin) umgeschaltet werden. Ziel 
ist es, mit diesem Mode-Pin Teile zu überbrücken.
Ich gebe also entweder alle 12 bit an Instanz 0, oder eben zwei 6bit 
Werte an Instanz 1.
Nun stehe ich irgendwie auf dem Schlauch, wie ich das lösen kann O_o

entity XYZ is
port (
  CLK    : in  std_logic;
  NRES   : in  std_logic;
  INPUT  : in  std_logic_vector (11 downto 0;
  MODE   : in  std_logic;
  OUTPUT : out std_logic
  );
end entity XYZ;

...

i0 : instanz0
port map (
  INPUT  => input_i0,
  OUTPUT1 => output1_i0,
  OUTPUT2 => output2_i0
  );

i0 : instanz1
port map (
  INPUT1 => input1_i1,
  INPUT2 => input2_i1,
  OUTPUT => output_i1
  );

-- Signale umswitchen
bypass : process
begin

  if MODE = '1' then
    input_i0 <= INPUT;
    input1_i1 <= output1_i0;
    input2_i1 <= output2_i0;
  else
    input1_i1 <= INPUT(11 downto 6);
    input2_i1 <= INPUT( 5 downto 0);
  end if;

  OUTPUT <= output_i1;
end process;

...

Irgendwie habe ich das Gefühl, dass es bei dieser Methode noch ein 
Hacken gibt bzw. man die ganze Sache noch etwas einfacher/eleganter 
lösen kann.
Leider habe ich gerade kein ISE da zum Ausprobieren und Testen.

Ich wäre für Hinweise sehr dankbar!
Phil

[Robert K. (Firma: Medizintechnik) (robident)]

du musst von hinten her denken und dir jedes Sigal greifen und es 
füttern.

was ist mit input0 im unteren mode zweig?

[Philipp (Gast)]

Hallo,

R. K. schrieb:
> was ist mit input0 im unteren mode zweig?
input_i0 wird ja dann, wenn die Instanz überbrückt wird, nicht benötigt. 
Ich nehme an, so wie ich es geschrieben habe, ist der Eingang floating? 
Sollte aber auch keine Auswirkung haben, denn auch der Ausgang der 
Instanz 0 wird ja nicht mehr abgefragt.
Vielleicht lege ich ihn noch mit

input_i0 <= (others => '0');

auf Null und dann sollte das Thema gegessen sein?

Vielen Dank!
Phil

[Klaus (Gast)]

Philipp schrieb:
> Leider habe ich gerade kein ISE da zum Ausprobieren und Testen.

Dann lad dir halt eins runter?!?

[Philipp (Gast)]

Hallo,

Klaus schrieb:
> Dann lad dir halt eins runter?!?
Das liegt wemiger am ISE, als eher an den Rechner Kapazitäten. Bin 
gerade nur mit dem Netbook in der FH unterwegs. Da lohnt kein ISE drauf.
Ich teste es dann, wenn ich daheim bin!

Aber da keine harten Widerworte kommen, nehme ich mal an, dass diese 
Lösung durchaus praktikabel sein kann...

Vielen Dank!

[DuArte (Gast)]

Wo ist die Sensitivitätsliste für den Prozess?

[Philipp (Gast)]

Hallo,

DuArte schrieb:
> Wo ist die Sensitivitätsliste für den Prozess?
Die fehlt - ist ja nur ein schnell beispielhaft zusammengeschriebener 
Code.

An sich wollte es so aussehen:

-- Signale umswitchen
bypass : process (MODE, INPUT, output1_i0, output2_i0, output_i1)
begin

  if MODE = '1' then
    input_i0 <= INPUT;
    input1_i1 <= output1_i0;
    input2_i1 <= output2_i0;
  else
    input1_i1 <= INPUT(11 downto 6);
    input2_i1 <= INPUT( 5 downto 0);
  end if;

  OUTPUT <= output_i1;
end process;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Philipp schrieb:
> An sich wollte es so aussehen: ...
Ich würde das eher so machen:

input_i0  <= INPUT;

-- Signale am i1 umswitchen
bypass : process (MODE, INPUT, output1_i0, output2_i0)
begin
  if MODE = '1' then
    input1_i1 <= output1_i0;
    input2_i1 <= output2_i0;
  else
    input1_i1 <= INPUT(11 downto 6);
    input2_i1 <= INPUT( 5 downto 0);
  end if;
end process;

OUTPUT    <= output_i1;

Denn der Output hat offenbar nichts mit dem Input und dem Mode zu tun.

Und am input_i0 darf der Eingang immer angeschlossen bleiben. Das ist 
sogar besser so, denn welchen Pegel sollte input_i0 annehmen, wenn 
Mode='0' ist? Schwuppdibohne hast du ein Latch an der Backe...   :-o

[Philipp (Gast)]

Hallo,

Dann lege ich den Input bei MODE='0' auf Masse. Dann sollte es wieder 
passen und ich finde es doch etwas übersichtlicher, wenn alle Signale in 
beiden Modi direkt untereinander geschrieben sind.

-- Signale umswitchen
bypass : process (MODE, INPUT, output1_i0, output2_i0, output_i1)
begin

  if MODE = '1' then
    input_i0  <= INPUT;
    input1_i1 <= output1_i0;
    input2_i1 <= output2_i0;
  else
    input_i0  <= (others => '0');    
    input1_i1 <= INPUT(11 downto 6);
    input2_i1 <= INPUT( 5 downto 0);
  end if;
end process;
  OUTPUT <= output_i1;

Oder hat das noch erhebliche Einflüsse auf das Syntheseergebnis?

Vielen Dank!
Phil

[P. K. (pek)]

Philipp schrieb:
> Oder hat das noch erhebliche Einflüsse auf das Syntheseergebnis?

Es kommt noch ein MUX am Eingang dazu.

Wenn Deine erste Instanz (die welche nur in Mode = '1' benötigt wird) 
sehr umfangreich ist, kann es aus Powersave-Gründen sogar sinnvoll sein, 
die Inputs und damit den ganzen Block nicht mittoggeln zu lassen.