Hallo, ich wende mich mit einem Problem an euch bei dem ich momentan nicht weiter weis. Ich habe eine DVI nach LVDS Wandlerplatine entwickelt. Diese nutzt den DVI Receiver TFP403 und den LVDS Transmitter DS90C387A von Texas Instruments. Die Platine bekommt an einer Seite die DVI Daten von einem Pandaboard ES und gibt diese dann an einen 24" Monitor weiter. Ich habe die korrekte LVDS Zuordnung mittels eines Datenblatt hin bekommen und auch mein geklontes EDID EEPROM funktioniert, sodass mein "fake Monitor" korrekt erkannt wird. Leider habe ich aber nur kurz nach dem Einschalten des Panels ein Bild, dass dann wie verblasst und danach nur noch farbige Streifen zu sehen sind. Ich habe nun alle LVDS Leitungen mit einem differentielen Tastkopf und einem Oszi mit 500MHZ Banbreite gemessen. Mein Takt sieht noch ganz ok aus aber meine Datenleitung scheint während der HIGH Phase des Takes einmal ein zu brechen. Bild von der Messung habe ich angehängt! Habe schon im Forum von TI geschrieben: http://e2e.ti.com/support/interface/high_speed_interface/f/138/p/230654/813020.aspx#813020 Leider hatte hier bisher keiner einen Tipp für mich. Vielleicht weis hier jemand was, wäre sehr dankbar darüber. Gruß Jürgen
Angehängte Dateien:
-
LVDS_Messung.png
94 KB
Das schaut nach schlimmen Reflexionen aus. LVDS arbeitet mit differentiellen 100 Ohm Transmissionlines. Und benoetigen einen Abschluss auf der Empfaengerseite. Ist dem so ? Ist die Transmissionlines auf 100 Ohm differentiell ausgelegt ? Und abgeschlossen.
Bei so wenig Angaben kann man nur raten: - Terminierung vergessen? - Leitungsimpdanz auf der Leiterplatte stimmt nicht? - Zuordnung der Pixel/Sync/DE vom TDMI Receiver zum LVDS Transmitter stimmt? - Das Display ist wirklich ein Dual Lane Display (6*LVDS-Daten+1*LVDS-Clock)? - Der TFP403 ist wirklich auf Dual eingestellt? Schaltplan?
Angehängte Dateien:
Danke für euere Antworten, natürlich war das mein Fehler so weing Informationen zum Projekt zu geben. Das ändere ich jetzt. Also Terminierung habe ich keine, da im Transmitter und Receiver bereits lasergetrimmte Terminierungen verbaut sind. Die Impadanz der Differentiellen Leitungen habe ich mittels der von TI bereit gestellten Formeln erreichnet ( natrürlich mit den Werten meines Leiterplattenherstellers). Hier unterliege ich natürlich einiger Produktionschwangkungen, diese würden im worst case einen Impedanz zwischen 90 und 110 ohm ergeben, was ich aber als nicht kritisch ansehe. Das Display wird im Datenbaltt als DUAL LVDS Panel erklärt, es besitzt 8 LVDS-Paare und 2 Takt-Paare. Datenblatt des Bildschirms habe ich angehängt sowie meinen aktuellen Schaltplan. Wäre es sinnvoll eventuell Kondesatoren in Reihe zu den LVDS Paaren zu schalten und dadurch eine Hochpassfilterung zu bekommen?
Angehängte Dateien:
Anbei noch mein Layout eventuell hilft dies vielleicht. Es ist ein vierlagiges Layout wobei die beiden inneren Lagen VCC und GND sind.
Jürgen Dürrwang schrieb: > Ich habe nun alle LVDS > Leitungen mit einem differentielen Tastkopf und einem Oszi mit 500MHZ > Banbreite gemessen. Mein Takt sieht noch ganz ok aus aber meine > Datenleitung scheint während der HIGH Phase des Takes einmal ein zu > brechen. Ich finde beide nicht ok. Der Takt ist so nicht brauchbar. Zum Test würde ich mal einen 100Ω Widerstand (SMD) am Ende der Leitung anbringen und dort direkt mit dem differentiellen Tastkopf messen. Vielleicht auch erst mal direkt an den Ausgänge deiner Schaltung. Die Signale sollten deutlich mehr an Bilderbuchdarstellungen erinnern. Jürgen Dürrwang schrieb: > Also Terminierung habe ich keine, da im Transmitter und Receiver bereits > lasergetrimmte Terminierungen verbaut sind. Lasergetrimmte Terminierung? Wozu denn das? Ich habe bei den Signalformen eher das Gefühl, dass überhaupt keine Terminierung vorhanden ist. Nach meiner Erfahrung sind Impedanzfehler (10%, 20%) in den Leitungen oder Abschlüssen eher von untergeordneter Bedeutung. Zur Sicherheit könntest du uns noch die Daten deiner differentiellen Leitungen nennen: Cu-Dicke, Trace-Breite, Trace-Abstand, Abstand zu GND-Lage. Mein Vorschlag: mach mal die angeführten Messungen - ganz ohne den DVI-Empfänger und zeige und diese. Jürgen Dürrwang schrieb: > Wäre es sinnvoll eventuell Kondesatoren in Reihe zu den LVDS Paaren zu > schalten und dadurch eine Hochpassfilterung zu bekommen? Naja, wenn du eine untere Grenzfrequenz von deinen Signalen garantieren kannst, dann wäre das möglich. Aber wozu? Ich sehe in den Oszillogrammen keine Störung durch niederfrequente Signale. Kann man sowieso nur machen, wenn die übertragenen Daten durch Codierung gleichstromfrei geworden sind. Beim Takt kannst du es probieren. Allerdings ist vermutlich dann auf der Empfangsseite ein geeignetes Biasing erforderlich, um den Mittelwert der Signale wieder auf die Thresholdspannung zu legen.
Da liegt irgendwie ein Signal mit ca. dem dreifachen der Clockfrequenz drüber. Entweder ist das ein Messproblem oder irgendein Durchschweinern vom Wandlerchip.
Jürgen Dürrwang schrieb: > wobei die beiden inneren Lagen VCC und GND sind. Wenn das so ist, müsste am LVDS-Connector jedes GND-Pad direkt mit einem Via nach GND verbunden sein - das sehe ich da aber nicht. Gruss Reinhard
Hallo HildeK, danke für deine Erfahrungswerte. Ich werde morgen 100
Widerstände an meine Signalenden löten und diese durchmessen. Obwohl ich am LVDS Receiver keine Termininierung erkennen konnte, bin ich davon ausgegangen das die Terminierung im Chip (wie in meinen Chips) vorgenommen wurde. Da es sich um ein handelsübliches LC-Display handelt und deshalb zum LVDS Standart kompatibel sein sollte. Die Werte vom PCB Hersteller bzw. von meinem Layout: Trace-Breite = 0.02286 cm, Trace-Höhe = 0,0035 cm, Abstand der Traces zur GND Lage 0,0156 cm,
= 4,75, Abstand zwischen den Traces = 0.03048 cm.
Ich glaube nicht, dass es an irgendwelchen Leitungsimpedanzen liegt. LVDS ist da sehr robust. Wie hast du denn Das Display mit der Platine verbunden? Flachbandkabel? Einzellitzen? Sehr gut funktioniert bei mir Flachbandkabel (hat übrigens gemessene ca. 100 Ohm Impedanz!) bzw. verdrillte Einzellitzen. Verdrillt man die Leitungen nicht, gibt es Bildfehler. Dein Fehler klingt als ob die Schaltung nur kurz funktionieren würde. Überprüfe mal die Versorgungsspannungen. Übrigens hier geht es um das gleiche wie du hast: http://f3.webmart.de/f.cfm?id=1663923&r=threadview&t=3958049&m=16486523 bzw. http://gsg-elektronik.de/shop/index.php?main_page=product_info&cPath=1&products_id=15 Die Platine ist allerdings zweilagig und getestet bis 1920x1200.
Jürgen Dürrwang schrieb: > Da es sich um ein handelsübliches LC-Display handelt > und deshalb zum LVDS Standart kompatibel sein sollte. Ja, sollte es. Aber die Messungen dienen zum Eingrenzen, an welcher Stelle man suchen muss - deine Quelle, das Kabel oder eben doch der Empfänger. > Die Werte vom PCB Hersteller bzw. von meinem Layout: Passt schon. Wenn auch verschiedene Berechnungsprogramme unterschiedliche Werte angeben (zwischen ca. 90 und 110Ω habe ich gefunden ...). Außerdem, dein Eps-r ist imho etwas hoch. Standard-FR4 liegt eher bei 4. Und ob du bei Platinen mit Durchkontaktierungen wirklich 35µm Cu-Dicke hast, ist auch nicht sicher. Die liegt eher bei 50µ, wenn du 35µ bestellt hast - je nach Platinenhersteller. Außer du hast ausdrücklich eine impedanzkontrollierte LP bestellt. Da dein Kabel sicher länger ist, müsste man eher da nachkontrollieren. Aber unabhängig davon: all die Toleranzen sind nicht dein Problem und würden sich auch nicht so zeigen.
Hi, Wie ist das Bild kurz nach dem Einschalten ? Gut ? Dann liegt es nicht unbedingt an LVDS. Wie hoch soll die Clock sein ? 27 MHz ? Kommt mir zu niedrig vor. Im Datenblatt von Deinem Asus steht was erst ab >30MHz. Was für ein Signal ? Reicht die Bandbreite mit 27 MHz überhaupt aus um das zu leisten, was Du darstellen willst ? Was kann die Probe MHz-mäßig ? Neben Reflexion kann das auch ein ganz schlechtes Mess-Setup sein. a) Verbinde die Scope Masse irgentwie mit mit Deiner Schaltungsmasse, hier kommt es nicht wirklich auf ne gute Verbindung an, hauptsache überhaupt ne Verbindung (wenn Du nur einen differentiellen Tastkopf nimmst). Oder mess mal single-ended b) Der aktive Teil der Probe wirklich nahe dran, und möglichst gleichlange Verbindungen. Wobei bei 27MHz sollte es mit wahrscheinlich knapp >10cm noch gut gehen. Keine Schlaufen in diese Verbindung LVDS Rise/Fall Times liegen normalerweise <600ps je nach Frequenz, das kann ich mit einer analogen passiven 500MHz Probe und 2 GHz Scope gar nicht messen...das bleibt dann auf ca. 1ns. Da kann Deine Scope Bandbreite ziemlich miese Aliasing Effekte zeigen... Gruß N2
Angehängte Dateien:
-
Daten.png
9 KB -
Takt.png
9,9 KB -
SingleEnded.JPG
280 KB
Hi, also ich habe zur Veranschaulichung hier: http://youtu.be/UnnBPjPmcVM eine kurzes Video gedreht bei dem man, kurz nach dem Bildschirm einschalten, mein Bild sieht das dann wieder verschwindet. Der differentielle Messkopf den ich genutzt habe hat eine Bandbreite von 500MHz und ich habe diesen direkt an die Füsse vom LVDS Receiver gehalten. Näher konnte ich da nicht ran. Ich wollte gestern nochmals, mit eigener 100 ohm Terminierung, eine differentielle Messung machen, leider steht der Tastkopf erst am Montag wieder zur Verfügung. Ich habe deshalb eine Single Ended Messung gemacht. Dabei habe ich eine 50 ohm Koaxialleitung direkt mit dem Oszi und der Leitung verbunden (Bild SingleEnded). Im Anhang habe ich eine Bild von Takt-/Datenleitung sowie meine Messkonfiguration angehängt. Am Montag werde ich dann nochmals die differentielle Messung machen Gruß Jürgen
Hi Jürgen, Die Singe-Ended Messung passt finde ich nicht zu Deiner differentiellen Messung vorher, da die single ended Messung eher dem entspricht, was man so erwarten würde... Irgendwas stimmt mit der differenziellen Messung nicht. Kannst Du Plus und Minus single-ended messen und am Scope subtrahieren ? Kannst Du Dir die Samplepunkte auf dem Scope anzeigen lassen ? Momentan würde ich immer noch schätzen, dass die Rise/Fall Times zu schnell für Dein Setup sind und der Überschwinger davon kommt... Mit 500MHz analoger Bandbreite bist Du schon sehr schlecht aufgestellt für dieses Signal...Du brauchst mindestes das Doppelte, wenn Du Glück hast und der Treiber nicht zu gut ist... Die (Clock-)Terminierung sieht gut aus, denke ich...der differentielle Voltage Swing wird so bei 300mV liegen... Daten sehen fragwürdig aus...den mittleren Buckel würde ich wie bei der Clock bei 150mV erwarten... Im ersten Bild mit dem differenziellen Tastkopf ist die Clock symmetrisch und Daten find ich nicht symmetrisch... Da könnte man schon fast schätzen, dass eine der Datenleitungen unterbrochen hochohmig nicht terminiert ist...wenn alles richtig angeschlossen ist, dann Data+. Aber wie gesagt, Dein Setup reicht nicht ganz aus um das schlüssig festzustellen. Das könnte sogar möglicherweise beim Receiver dazu führen, dass der wie schnell auch immer weg driftet und es immer mehr zu 111... oder 000... wird... Das ist natürlich jetzt heiss spekuliert... Mach mal Probe Plots Signle ended von Data+ und Data-, dass würde helfen... Gruß N2
Beitrag #5158418 wurde von einem Moderator gelöscht.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.