Clock-Pin bei Cyclone 4 bzw. DE0-nano?

[Peter Fragiz (Gast)]

Hallo,

ich wollte den Clock von meinem DE0-Nano Board herausführen?
Für Takte, habe ich gehört, gibt es nur spezielle I/O-Pins, die zur 
Ausgabe des Taktsignals geeignet sind?

Ich kann den Daten leider nicht entnehmen, welcher Pin das beim DE0-nano 
bzw. allgemein beim Cyclone 4 ist?

[Klaus (Gast)]

Peter Fragiz schrieb:
> ich wollte den Clock von meinem DE0-Nano Board herausführen?

Ist das eine Frage? Soll ich darauf jetzt ja oder nein antworten?

Peter Fragiz schrieb:
> Für Takte, habe ich gehört, gibt es nur spezielle I/O-Pins, die zur
> Ausgabe des Taktsignals geeignet sind?

Nein, einen Takt kannst du prinzipiell überall ausgeben. Die Frage ist 
nur, was du für Anforderungen an Jitter hast. Wenn der Takt möglichst 
niedrigen Jitter braucht, gibt es pro PLL ein Pin, der den Takt direkt 
ausgeben kann, ohne über routing ressourcen zu gehen. Heiß sinnigerweise 
PLLOUT.

[Marius W. (mw1987)]

Wenn es um die reine TaktAUSgabe geht, dann nimm doch einfach 
DDR-Output-Buffer und belege dessen Eingänge mit 0 und 1 vor. Dann kann 
der Takt über das Taktnetz im FPGA geroutet werden.

Gruß
Marius

[Peter Fragiz (Gast)]

Marius Wensing schrieb:
> Wenn es um die reine TaktAUSgabe geht, dann nimm doch einfach
> DDR-Output-Buffer und belege dessen Eingänge mit 0 und 1 vor. Dann kann
> der Takt über das Taktnetz im FPGA geroutet werden.

Werde ich so mal versuchen!

Vielen Dank

[Thomas R. (tinman)]

lese am besten auch nocht dies hier um zu verstehen was du machen kannst 
und was dabei zu beachten ist

http://www.altera.com/literature/hb/cyclone-iv/cyiv-51005.pdf

[Peter Fragiz (Gast)]

Hmmh ich habe jetzt mal den Clock 50MHz auf Pin D3 rausgeführt.
Es handelt sich hierbei um "PLL3_CLK_OUTn".
Habe nun aber keine Ahnung, ob das jetzt irgendwelche Vorteile bringt?
Clock ist relativ gut mit dem Oszilloskop zu erkennen und stabil!

Habe diesen Pin genommen, weil dieser am DE0-nano auf dem GPIO-Header 
liegt!