Hi
Ich habe eine Platine für eine RGB-Led-Matrix entworfen. Diese soll
neben der Anzeige auch als Touch-Sensor dienen. Allerdings bin ich mir
nicht ganz sicher, ob das so funktionieren wird. Die Mosfets, die die
gemeinsamen Anoden ansteuern, haben einen Pulldown-Widerstand, der die
Anode auf Masse zieht, wenn dieser nicht durchgesteuert ist. Die Kathode
der roten Leds wird durch PORTC[0-5]/PORTD[6-7] auf VCC gezogen. Dann
wird PORTC und PORTD hochohmig geschalten und es wird die Zeit gemessen,
bis die Spannung als GND erkannt wird. Kann das so funktionieren?
Sollte man bei den Mosfets Puffer-Kondensatoren einfügen, da sie 1-2A
schalten werden?
Kritisch sehe ich auch die errechnete Wärmeentwicklung. Bei 40mA
Pulsstrom / 5mA im Durchschnitt pro Led wird folgendes in Wärme
umgesetzt:
Gesamt:
1
40mA * 24 * 5V = 4.8W
1
Widerständen:
2
Rot: (5V-2V) * 40mA * 8 = 960mW
3
Grün: (5V-3.4V) * 40mA * 8 = 512mW
4
Blau: (5V-3.4V) * 40mA * 8 = 512mW
5
-----------------------------------
6
= 1984mW
Leds:
1
4.8W - 2W = 2.8W
Hier werden 80%+ in Wärme umgesetzt. Also mehr als 2W.
=> Gesamtwärmeentwicklung > 4W
Davon werden 2W durch die Widerstände erzeugt. Ich hab die Leiterbahnen
bei den Wideständen deswegen extra dick gemacht, allerdings glaube ich,
dass das nicht sehr viel helfen wird. Kann man das besser machen oder
muss man mit der enormen Wärmeentwicklung leben?
Da ich, wenn eine Matrix funktioniert, vorhabe, mehrere zu kaskadieren,
erreiche ich schon bei 4 Stück 16W auf 144cm².
Außerdem gilt das für 40mA. Ich könnte die Matrix auf 70mA Pulsstrom
ausreizen, die Verlustleistung läge dann fast doppelt so hoch.
Für sonstige Hinweise/Fehler/Verbesserungsvorschläge bin ich dankbar.
Schaltplan nennst du das, diesen Verhau der zum Wortesuchspiel wird wenn
man herausfinden soll wo überall Leitungen verbunden sind? Du hast wohl
noch nie einen Schaltplan als Vorbild gesehen. Zumindest ist das Prinzip
richtig, TPIC6B595 mit Vorwiderständen für LEDs und P MOSFETs für die
Zeilen. Die sind allerdings verpolt und die pull down Widerstände RN1
sind nicht unbedingt erforderlich, stören aber auch nich. Wenn man nun
noch GND und VCC des uC anschliessr..
MaWin schrieb:> sind allerdings verpolt
das sehe ich auch erst jetzt, danke für den Hinweis.
MaWin schrieb:> Wenn man nun> noch GND und VCC des uC anschliessr..
das ist aufgrund der Namen schon verbunden, aber ich kann es trotzdem
noch verbinden.
MaWin schrieb:> die pull down Widerstände RN1> sind nicht unbedingt erforderlich
Auch nicht wenn man die Led als Sensor nutzen möchte?
Die P-Fets sind jetzt richtig.
Zum Schaltplan: Die Signale stellen keinen Buchstabensalat dar. Jedes
Signal, welches mit einem A beginnt gehört zu der Ansteuerung der Anoden
der Matrix, C für die Kathoden. Auch bei den restlichen Signalen hat
jeder Buchstabe eine Bedeutung. Busse würden die Sache wahrscheinlich
vereinfachen, allerdings habe ich am Anfang nicht daran gedacht.
avr schrieb:> Zum Schaltplan: Die Signale stellen keinen Buchstabensalat dar. Jedes> Signal, welches mit einem A beginnt gehört zu der Ansteuerung der Anoden> der Matrix, C für die Kathoden. Auch bei den restlichen Signalen hat> jeder Buchstabe eine Bedeutung. Busse würden die Sache wahrscheinlich> vereinfachen, allerdings habe ich am Anfang nicht daran gedacht.
Klar, das macht ja auch Sinn. Denn die Bedeutung der verschiedenen
Buchstaben kann jeder sofort ohne weiteres Wissen erkennen. Im Gegensatz
zum verfolgen von Linien, bei denen der Leser des Schaltplans erstmal
die Bedeutung der vielen verschiedenen Linientypen erklärt bekommen
muss. </ironie>
Ich möchte da mal Klaus und MaWin widersprechen. Resp. Klaus möchte ich
eigentlich beipflichten, bis auf das "\ironie". Denn alles, was Du
geschrieben hast, stimmt tatsächlich. Es IST oft einfacher, einen
Schaltplan zu lesen, der mit Labels verbindet, als mit 1000en von
Linien. Dann hat man zwar kein Wortesuchspiel, dafür ein "finde die
Linie, die aus dem Labyrinth rausführt"-Spiel.
Und dies ist ein Beispiel, wo es definitiv so ist. Ja, zuerst muss man
mal die verschiedenen "Netztypen" (T,G,A) zusammensuchen. Dann aber
sieht man sofort, was gemeint ist. Nun stellt Euch mal das Durcheinander
vor, wenn er auf diesem kleinen Raum jede Linie gezeichnet hätte.
Simon Huwyler schrieb:> Nun stellt Euch mal das Durcheinander> vor, wenn er auf diesem kleinen Raum jede Linie gezeichnet hätte.
Und dann stell dir mal vor, wie das aussehen würde, wenn sinnvolle Busse
verwendet worden wären. Und statt dessen die Labels und Bezeichner
(die alles so voll aussehen lassen) kleiner gemacht worden wären.
> wenn er auf diesem kleinen Raum
Das ist das eigentliche Problem...
Ein Schaltplan muss nicht auf engstem Raum unterkommen. Viel wichtiger:
er muss lesbar sein. Wenn ich sowas sehe wie dort im Screenshot, dann
ist CRCK für mich erst mal ein eigenständiges Netz. Umso überraschender
ist dann, dass der selbe Name noch ein paar mal ganz woanders auftaucht.
Bei einem "richtigen" Schaltplan evtl. sogar auf der nächsten Seite?
:-o
Ich sage nicht, dass das Schema perfekt gezeichnet ist. Richtig, ich
hätte die Grössen auch ein bisschen anders gewählt. Richtig, ich hätte
auch eine zusätzliche Seite spendiert. Und man sollte "Stummel" machen,
um anzudeuten, dass das Netz noch irgendwo weitergeht.
Aber die Art, wie das Schema verrissen wurde, halte ich für weeeeeit
übertrieben. Da habe ich in diesem Forum schon viel schlimmeres gesehen.
:-) Und vor allem den Vorschlag, die Netze alle zu zeichnen, halte ich
für komplett falsch.
Busse... ja... die können sinnvoll sein, aber oft auch mehr stören als
helfen. Schaut mal irgendein Schema eines Eval-Boards oder so an. Das
strotzt nur so von "Mini-Schemata" bestehend aus einer LED, einem
Widerstand und einem Label. Und dann eben wiederum ein Label beim Prozi.
Das ist generelle Praxis. Für sowas Busse zu zeichnen bringt gar nichts.
Ich denke mal ihr habt beide Recht. Es komt immer auf die Umstände an.
Wichtig ist aber bei der Darstellung mit Label, das man auch
erkennt,dass dieses bezeichnete Signal auch noch woanders verwendet
wird.
Beispiel: Ich musste vorhin erst mal überlegen wofür die Mosfets dienen
sollte. Erhöhung der Verlustleistung? Bis ich endlich darauf kam, dass
das lieblos an die Verbindung von Mosfet zum Widerstand angeklatschte
A1, A2,...usw. ein Label darstellen soll, das auf eine Verbindung
hinweist.
... schrieb:> Ich denke mal ihr habt beide Recht. Es komt immer auf die Umstände an.
So sehe ich das auch.
Auf einem einseitigen Schematic wie hier im Thread würde ich allerdings
auf Labels verzichten und die Schaltung so zeichnen dass sie wirklich
erkennbar ist. Wenn man die Schaltung dann einmal gelesen hat ist es
beim nächsten mal einfacher zu verstehen was wo hingeht.
Bei größeren Schaltungen ist es dann wichtig sauber in Seiten zu
partitionieren. Dabei kommen dann automatisch Netznamen ins Spiel. Und
auch das halte ich für sinnvoll anstatt zu versuchen, Linien über
mehrere Seiten hinweg zu verfolgen.
Und auch auf einer Seite kann es sinnvoll sein, Netznamen zu vergeben.
Wenn ich z.B. ein Netz habe, das ich sehr häufig brauche (e.g. CLK) dann
erlaube ich mir schon mal, das nicht als Wire zu verdrahten sonden mit
Label zu kennzeichnen da sonst das Gewirr zu groß wird.
Ist aber alles Philisophie. In großen Firmen gibt es da Richtlinien -
aber das macht es nicht besser :)
rgds
Das ist kein Schaltplan, das ist eine Netzliste, eine schlecht
strukturirrte hinzu. Es nützt gar nichts,wenn man weiss, dass alle
gleichnamigen Konnektoren zusammengehören, denn man muss sie erst mal
finden. Und zwar nicht die 2, sondern man muss sich sicher sein dass
kein dritter denselben Namen trägt, denn sonst wäre die Schaltung anders
als man glaubt. Und dazu muss man ALLE Labels durchlesen, also das ganze
Blatt durchsuchen. Jedesmal. Daher ist so eine Zusammenstellung von
Bauelementen eine Frechheit die nur aus der Faulheit des Zeichnenden
entsteht. Er selbst spart sich Arbeit, die Lesenden haben diese Arbeit
hundertfach. Kein Elektroniker liefert solche "Schaltpläne".
Simon Huwyler schrieb:> Und dies ist ein Beispiel, wo es definitiv so ist.
Nö. Ich muss mich 2 Minuten damit beschäftigen, die Einzelteile zu
sortieren um einfach nur rauszufinden, wie die Schieberegister
kaskadiert sind. Und was der Unsinn soll, die einzelnen FET Eingänge vom
164-er zu lösen, der gleich nebenann ist, dass weiß er selber nicht.
Man kann alles übertreiben. Und hier wurde es übertrieben.
Zur Erinnerung: Der TO möchte, dass sich andere mal seinen Schaltplan
ansehen. Da darf er mir aber keine Prügel zwischen die Beine werfen,
indem ich mir jeden Pfurz zusammensuchen muss und kontrollieren muss, ob
er sich bei den Netzbezeichnungen auch nirgends vertippt hat. Eine Linie
ist einfach. Die verfolge ich von A nach B und wenn es keine Abzweigung
gibt, dann weiß ich auch: das wars - mehr hängt nicht an dieser
Verbindung.
Thread beobachten
Seitenaufteilung abschalten