digitale Eingänge EMV

[Manu S (Gast)]

Hi!

Im Anhang ist mein Schaltplan der 4 digitale Eingänge zeigt die über 
einen iso Koppler galvanisch getrennt zum µC geführt werden.

da ich leider EMV technisch nicht so bewandert bin bitte ich um Hilfe 
und Tipps wie ich diese Schaltung EMV technisch besser absichern kann.

Danke.

[Flasch Gordon (Gast)]

EMV beschaftigt sich leitungsgebunden und radiativ mit Einstahlung und 
Abstrahlung, davon sehe ich grad nichts. Die elektrostatische 
Vertraeglichkeit ist zwar auch ein Thema, meines Wissens aber nicht Teil 
der EMV.
Die Vertraeglichkeit gegen leitungsgebundene Storerungen ist glaub ich 
auch ein Thema der EMV. Die Zehnerdiode ist ein Ansatz gegen DC-Pulse. 
Optische Trennung ein Ansatz gegen DC Gleichtakt Stoerungen hoeherer 
Spannung.

Die zentrale Frage ist immer : gegen Was will man die Leiterplatte Wie 
schutzen?

Ein Standard Ansatz von mir ist eine GND Plane zB auf der Unterseite, 
die wird mit dem Metallgehaeuse verbunden. Dann grad an der Klemme :
- 100nF keramik gegen GND fuer Speisungen
-  10nF keramik gegen GND fuer analoge signale
-   1nF keramik gegen GND fuer Kommunikations Signale

Diese schliessen irgendwelche eingekoppelte RF gegen GND kurz.

[Manu S (Gast)]

Danke mal für die Antwort.
Elektrostisch bin ich ja durch meinen iso koppler abgesichert.
Aber wie kann ich mich gegen Störspannungen besser schützen ?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Manu S schrieb:
> wie ich diese Schaltung EMV technisch besser absichern kann.
Warum willst du da EMV technisch was machen?
Welche Art von Störungen erwartest du?

Ich würde auf jeden Fall parallel zu den Z-Dioden (welchen Wert haben 
die eigentlich?) noch Kondensatoren vorsehen. Welchen Wert die haben 
müssen zeigt der EMV-Test.

[oszi40 (Gast)]

Sagen wir mal ganz einfach: jeder Draht ist auch eine Antenne und je 
nachdem wie der AUFBAU ist, kann eine Schaltung gut oder schlecht 
funktionieren, selbst wenn der Schaltplan "schön" ist!

Je nach verseuchter Umgebung könnten auch Deine Optokoppler schon Dreck 
erkennen.

[Manu S (Gast)]

Das ist ja genau meine Frage wie ich meinen Schaltplan dahingehend 
optimieren kann, dass er EMV sicherer wird. ESD sicher sollter er durch 
die galvanische Trennung mit Iso Koppler und Z-Diode sein denke ich.

[Flasch Gordon (Gast)]

Sind denn Gleichtakt Spannungen zu erwarten ? Falls nein, wuerd ich den 
ISO Koppler weglassen. Nein. ESD ist auch eine Sache von Kondensatoren. 
Nimm mal einen Kondenser an, 10pF auf 2kV geladen, ESD. Den entlade ich 
an einem Eingang mit 10nF. Die Spannung teilt sich gemaess den 
Kapazitaeten. Macht dann noch einen Puls von 2V. Passt doch. Bei CMOS 
Eingaengen noch einen 1k parallel.

Viel wichtiger als das Schema bezueglich EMV ist das Layout. Das ist 
viel aufwendiger richtig hinzubekommen.