Hallo an alle Layouter Bislang habe ich nur 2 seitige Platine layoutet. Nach ein EMV Test der Platine empfehlt man ,eine 4 Layer Platine zu erstellen. In den beiden MID Layer soll dann GND und VCC. Ist Bei einer durchkontaktierten Platine ein Polygon von GND und VCC in den Mid Layer sinnvoll? Oder werden nur Tracks in den Mid layer verlegt ? Arbeite mit Protel99se Was meint Ihr ? Wer sich nicht angesprochen fühlt braucht auch keine Beitrag schreiben.
Juppo Nini schrieb: > Ist Bei einer durchkontaktierten Platine ein Polygon von GND und VCC in > den Mid Layer sinnvoll? Ja. Keine Leitungen oder Schlitze (da sonst Schlitzantenne), nur vollflächig Vcc und GND auf dem gesamten Layer. Direkt an den Abblockkondensatoren durchkontaktieren, so dass der Strom durch den Kondi gehemn muss. Wird Einiges bei der EMV bringen.
Besten Dank für die schnelle Antwort Die Platine ist durchkontaktiert . Was für einen Abstand sollte man zu den normalen DK auswählen 20mil ?
Hallo Juppo Nini. > > Nach ein EMV Test der Platine empfehlt man ,eine 4 Layer Platine zu > erstellen. > In den beiden MID Layer soll dann GND und VCC. > > Ist Bei einer durchkontaktierten Platine ein Polygon von GND und VCC in > den Mid Layer sinnvoll? > Ja. Du kannst nur so eine weitgehend durchgehende GND und Vcc Lage erzeugen. Vias hindurch sind nicht so kritisch, solange sie nicht in großer Zahl Schlitze in der Lage machen. Zudem sind GND und Vcc als Innenlagen sinnvoll, da die GND und Vcc Flächen einen über die Platine verteilten, wegen der kurzen Anschlüsse durch die Platine hindurch, sehr schnellen Kondensator bilden. Würden die Flächen auf Aussenlagen liegen, würde die Kapazität des Kondensators deutlich kleiner werden, wegen des größeren Abstandes. Da Aussen auch Bauteile sind, wären diese Lagen zwangsläufig auch öfter unterbrochen als Innenlagen. Achte also darauf, dass die GND und Vcc Lagen möglichst dicht zusammen sind, aber achte auch auf die Mindestisolationsabstände (diagonal) durch das Prepreg hindurch. Meines Wissens existiert selten ein DRC, der das berücksichtigt. > Oder werden nur Tracks in den Mid layer verlegt ? Nein. die Tracks kommen nach aussen. Sonst zerteilen sie die Flächen zusehr. Na gut, hin und wieder mal ein kurzes Stück, wenn du sonst Probleme hast, eine Kreuzung herzustellen. Aber grundsätzlich ist das sehr gefährlich. Wenn du die Intention hast, die GND und Vcc Layer als Schirmungslagen einzusetzen, musst Du noch mehr berücksichtigen. Vor allem würde das eher auf einen sechs Lagen Aufbau hinauslaufen. Würde recht teuer..... > > Arbeite mit Protel99se > Ich mit kicad und Eagle. Aber das Layoutprogramm ändert nichts an den pysikalischen Gegebenheiten.....Und mit allen drei Programmen liesse sich das wohl bewerkstelligen. ;O) > Wer sich nicht angesprochen fühlt braucht auch keine Beitrag schreiben. Wenn Du Dich nicht angesprochen fühlst, brauchst Du meinen Beitrag ja nicht zu lesen. Ok, hätte ich direkt zu Anfang schreiben sollen....;O) Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
Juppo Nini schrieb: > Arbeite mit Protel99se Zum Thema Sinn einer flächigen Spannungszufuhr wurde schon alles gesagt. In Protel kann man einen Layer als Powerplane definieren, man muss dann dort nicht explizit ein Polygon zeichnen. Man gibt an, mit welchem Netz die Plane verbunden sein soll. Dann werden automatisch alle Vias, die auf diesem Netz liegen und durch die Plane gehen, verbunden. Die Darstellung am Bildschirm ist dann negativ, dass heißt, da, wo Cu ist, wird nichts dargestellt, stattdessen werden die freigestellten Zonen gezeichnet. > Wer sich nicht angesprochen fühlt braucht auch keine Beitrag schreiben. Redundant.
Moin Das sind hilfreiche Kommentare , BESTEN Dank . Teste ich heute mal durch ... Juppo
Bernd Wiebus schrieb: > Achte also darauf, dass die GND und Vcc Lagen möglichst dicht zusammen > sind, aber achte auch auf die Mindestisolationsabstände (diagonal) durch > das Prepreg hindurch. Meines Wissens existiert selten ein DRC, der das > berücksichtigt. Die Mindestisolationsabstände, welche du hier anführst sind aber bei Kleinspannung irrelevant. Laut Wikipedia hat FR4 eine Durchschlagfestigkeit von 40kV/mm. Das ist mehr als 10 mal so viel wie Luft hat (3,3) d.h.: man kann die Vias beliebig nah aneinanderlegen, da ein Überschlag immer durch die Luft auf den Außenlagen entsteht. (nat. gilt das nicht bei Delamination des FR4) GND und VCC müssen nicht eng zusammen sein, diese Platinenkondensatorgeschichte hat allenfalls akademischen Wert. Ja, ich kenne die Leiterplatte 2000 und ich weiß auch, daß ihr praktischer Nutzen gegen Null geht. Ein Standart FR4 Aufbau für 1,6mm LP Dicke ist z.B.: 18µm Cu 7628 Prepreg 7628 Prepreg 35µm Cu 0,71mm Laminat 35µmCu 7628 Prepreg 7628 Prepreg 18µm Cu die 7628-er Prepreg sind ca. 0,178mm dick
mse2 schrieb: > Juppo Nini schrieb: >> Arbeite mit Protel99se > Zum Thema Sinn einer flächigen Spannungszufuhr wurde schon alles gesagt. > In Protel kann man einen Layer als Powerplane definieren, man muss dann > dort nicht explizit ein Polygon zeichnen. > Man gibt an, mit welchem Netz die Plane verbunden sein soll. Dann werden > automatisch alle Vias, die auf diesem Netz liegen und durch die Plane > gehen, verbunden. Dann habe ich aber keine großen Flächen ? Teste gerade mit dem Examble LCDCONTROLLERR Dort sind 2 Layer als VCC/GND definiert Aber wie kann ich die Fläche bestimmen ? > > Die Darstellung am Bildschirm ist dann negativ, dass heißt, da, wo Cu > ist, wird nichts dargestellt, stattdessen werden die freigestellten > Zonen gezeichnet. > >> Wer sich nicht angesprochen fühlt braucht auch keine Beitrag schreiben. > Redundant.
Juppo Nini schrieb: > Nach ein EMV Test der Platine empfehlt man ,eine 4 Layer Platine zu > erstellen. Mit welcher Begründung? Bei welchem Test gab es Probleme? Mir hat ein EMV-Spezi auch schon was empfohlen, was eigentlich gar nicht nötig war und mit einem leticht geändertem und damit besseren Layout behoben wurde... Deshalb wäre die ursprüngliche (2-lagige) Platine interessant. Kannst/darfst du das Layout hier als Bild posten?
Angehängte Dateien:
-
test.gif
700 KB
Hier mal ein Bild . Ziel ist es in den Inneren Layer VCC und GND Flächen zu erstellen. Das das nicht alleine reicht ist mir klar
Hallo Christian B. > Die Mindestisolationsabstände, welche du hier anführst sind aber bei > Kleinspannung irrelevant. > Laut Wikipedia hat FR4 eine Durchschlagfestigkeit von 40kV/mm. Das ist > mehr als 10 mal so viel wie Luft hat (3,3) d.h.: man kann die Vias > beliebig nah aneinanderlegen, da ein Überschlag immer durch die Luft auf > den Außenlagen entsteht. (nat. gilt das nicht bei Delamination des FR4) Nein. Ich meine NICHT den Abstand zwischen Vias, sondern den Abstand zwischen Leiterbahnen auf unterschiedlichen Lagen. Die enge Begegnung kann vieleicht ja nur an einer Stelle zwischen zwei Innenlagen stattfinden, und die Vias, wo das ganze wieder zu Tage kommt, weit auseinander liegen. Insbesondere bei Dickkupfer kann der Abstand schnell kleiner werden als beabsichtigt. Bei höheren Spannungen wird das ganze schon interessant. Vor allem, wenn ich auf Energietechnik Platinen direkt neben die Leistungsbauteile schon die Steuerung setzte. Und richtig, bei Kleinspannungen ist das auch eher kein Problem. > > GND und VCC müssen nicht eng zusammen sein, diese > Platinenkondensatorgeschichte hat allenfalls akademischen Wert. Oh, sag das nicht. Ich habe ihn schon erfolgreich angewendet. Allerdings hast Du recht, dass die Anwendungsfälle für mich eher selten sind, und das ich eigentlich lieber versuche, das ganze anders in den Griff zu kriegen. Richtig gut funktioniert er meist nur bei Multilayer, und Multilayer versuche ich immer zu umgehen. Die Nachteile von Multilayer sind halt Preis und schlechte Reparaturfähigkeit. Letzteres ist aber eher ein Argument, das ich zwar immer im Kopf habe, weil es sehr wichtig für das klassische Versuchsmuster ist, an dem immer noch irgendwo rumgelötet wird, aber für eine Serie eher nicht. Weil Platinen selten repariert werden, sondern direkt getauscht werden....und ich bekam dann die Fälle auf den Tisch, wo das Tauschen nicht geholfen hat, weil die neue Platine wegen eines Fehlers anderswo dann auch wieder kaputt ging. Wenn ich dann idealerweise mein Versuchsmuster schon möglichst Serienmuster ähnlich haben möchte, damit es die Realität gut abbildet, laufe ich damit schon in ein Dilemma. > Ja, ich > kenne die Leiterplatte 2000 und ich weiß auch, daß ihr praktischer > Nutzen gegen Null geht. Es ist halt ein Versuchsmodell. Und das ganze eben um Grenzen und Möglichkeiten von Technologien auszutesten. Trozdem finde ich es nützlich, die Physik und die Theorien dazu im Hinterkopf zu haben. Dann stehe ich nicht ganz im Dunkeln, wenn ich mal vor so eine Grenze laufe. Ist schon öfter vorgekommen, das vor die Grenze laufen und das im Dunkeln stehen. ;O) Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
Fragen nochmal an die Protel99se Layouter Ich kann beim Layer Stack Manager /Add Plane eine inneren Plane Layer erstellen. Dieser soll dann zb. mit GND verbunden sein. und dann ?? man müsste doch auch noch den Bereich definieren wo der Plan sein soll. Wie mache ich das ??
Bernd Wiebus schrieb: >> GND und VCC müssen nicht eng zusammen sein, diese >> Platinenkondensatorgeschichte hat allenfalls akademischen Wert. > > Oh, sag das nicht. Ich habe ihn schon erfolgreich angewendet. ... Der Vorteil der engzusammenliegenden Flächen liegt weniger im Platten-C (aber nice to have ...), sondern darin, das diese Flächen eine sehr geringe Impedanz haben - umso näher, desto besser. Das ist ein Vorteil für schnelle Schaltungen, weil der Strom halt schneller nachfliessen kann (Schaltimpulse). Ob dies hier relevant ist - man weiß es nicht ;) Übrigens, das gepostete Layout ist kaum lesbar. Gruss Uwe
Juppo Nini schrieb: > man müsste doch auch noch den Bereich definieren wo der Plan sein soll. Nein, in dem Fall ist das die ganze Leiterplatte. Ich verwende das daher so gut wie nie, weil ich bei einem selbst definierten Polygon alles im Griff habe, wo es ist und wo es nicht ist, Abstände zum Rand usw. usw. und bei einem ordentlichen System wird es auch genauso abgebildet wie es nachher in Cu aussieht - klar, dass man dann die CU-Fläche zum Arbeiten oft unsichtbar oder transparent schalten muss. Ein Polygon ist also WYSIWYG, eine Layer als Plane ist es meistens nicht. Beispielsweise sind auch unvollständige Thermofallen sichtbar, und man kann notfalls eingreifen, wenn die Anbindung nicht ausreicht. Bei meinem System (CadStar) kann ich notfalls sogar die Fläche in allen Bestandteilen beliebig nachbearbeiten, bloss ist das in Hinsicht auf Änderungen keine gute Idee. Bei manchen Systemen kann man Layer durch eingezeichnete Leiterbahnen, die dann in Wirklichkeit Isolationen sind, in Abschnitte trennen, aber solche Krücken lehne ich grundsätzlich ab. Gruss Reinhard
Jo besten Dank Mit den Polygon hab ich sonst auch Masse Flächen auf Top oder Botton Layer gemacht. Bei Protell sehr schnell umgesetzt. Werd ich mal testen. Was kostet dein Cad System- XP läuft aus ,unter Win7 läuft Protel nicht. Gruß
juppo schrieb: > Was kostet dein Cad System- Weiss ich nicht genau, ich habe mal 145000 DM bezahlt und seither upgedatet, aber es gibt wohl Einstiegsversionen unter 5000 Euro. Du kannst aber auch mal nach CadStar Express googeln, das ist kostenlos aber beschränkt - vielleicht reicht das für deine Layouts. Eigentlich ist CadStar schon für Profis die damit ihr Geld verdienen, dafür ist es nicht zu teuer, im Gegenteil. Die durchschnittlichen Kosten für einen Industrie-Arbeitsplatz liegen um mindestens eine Grössenordnung höher. Gruss Reinhard
oder du schaust dich beim Nachfolger von Protel um... Hätte den Vorteil, daß du die alten Projekte relativ problemlos weiterverwenden kannst. Das funktioniert auch definitiv unter Windows 7, das ist nämlich meine Arbeitsumgebung
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.