[ARM] [ LPC1x] Interrupt Prioritäten einstellen in "C"

[Wolfgang (Gast)]

Hallo,
ich würde gerne an meinem LPC1111 die Prioritäten meiner
Interrupts in "C" einstellen, aber ohne CMSIS-Unterstützung.

Hat das mal jemand probiert?

Würde mich über ein getestetes Code-Beispiel freuen.

Danke

[Lutz (Gast)]

Was ist denn an dem User Manual mit den Registern unverständlich?

[temp (Gast)]

Ich verstehe nicht was am CMSIS so schlecht sein soll. Anders als bei 
den Libs für die Peripherie ist das doch recht schlank. Und wenn man die 
Funktion z.B. NVIC_SetPriority aus der core_cm0.h durch was eigenes 
ersetzt wird es auch nicht kleiner:

__STATIC_INLINE void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)
{
  if(IRQn < 0) {
    SCB->SHP[_SHP_IDX(IRQn)] = (SCB->SHP[_SHP_IDX(IRQn)] & ~(0xFF << _BIT_SHIFT(IRQn))) |
        (((priority << (8 - __NVIC_PRIO_BITS)) & 0xFF) << _BIT_SHIFT(IRQn)); }
  else {
    NVIC->IP[_IP_IDX(IRQn)] = (NVIC->IP[_IP_IDX(IRQn)] & ~(0xFF << _BIT_SHIFT(IRQn))) |
        (((priority << (8 - __NVIC_PRIO_BITS)) & 0xFF) << _BIT_SHIFT(IRQn)); }
}

[Wolfgang (Gast)]

Weil dort nur der Zugriff mittels
"void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)"
beschrieben ist, und DAS geht nur mit vollständiger 
CMSIS-Implementierung.
Wenn Du im UM mehr gefunden hast, dann gib mir doch bitte einen Tip mit 
Kapitelangabe.
Danke

[(prx) A. K. (prx)]

Wolfgang schrieb:
> und DAS geht nur mit vollständiger CMSIS-Implementierung.

Wie ist das zu verstehen? Inwieweit ist das unvollständig?

[Wolfgang (Gast)]

Hallo "temp"
Du hast schon Recht, aber ich versuche das selbst zu verstehen, ok?

A.K.
die Zeilen oben von "temp" werden so nicht compiliert. Ohne die ganzen 
CMSIS-Dateien ist zuviel unbekannt...

[(prx) A. K. (prx)]

Es ging doch nicht darum, den CMSIS Kram abzuschreiben. Sondern weshalb 
du ihn nicht direkt verwendest, also mitsamt der Includes.

Zum CMSIS habe ich in dieser Frage allerdings meine eigene Ansicht:
Beitrag "CMSIS und die Interrupt-Prioritäten"

[Wolfgang (Gast)]

Ganz einfach, weil ich der Meinung bin, daß CMSIS mehr Probleme macht, 
als es löst.
Das Thema "Prioritäten" ist das Einzige, bei dem ich jetzt nicht auf 
Anhieb klarkomme.
Wenn Du mich bitte mir Deinen ca. 14 Jahren Erfahrung (10 Jahre 2009) 
unterstützen könntes hierzu eine Lösung zu finden, wäre ich dankbar.
LG
Wolfgang

[Lothar (Gast)]

volatile unsigned int *pNVIC_IntPri = (unsigned int *) &IP0; // 
0xE000E400
IntNumber -= NVIC_WAKE_UP0; // NVIC_WAKE_UP0=16 ist der erste IRQ
pNVIC_IntPri += IntNumber;
*pNVIC_IntPri = Priority;

Noch zur Info: vor NVIC_WAKE_UP0 gibt es schon noch was z.B. SVC_IRQ 
aber dafür gibt es extra Register.

[(prx) A. K. (prx)]

So schlicht sieht das bei mir aus. Ist für CM3, nicht CM0, was sich aber 
m.W. strukturell nicht wesentlich unterscheidet.

[temp (Gast)]

zwischen dem M0 und M3 gibt es den Unterschied,dass beim M0 die NVIC->IP 
Register nur wortweise beschreiben werden können. Das macht es etwas 
umständlicher. In etwa so (ungetestet):

// aus core_cm0.h
typedef struct
{
  __IO uint32_t ISER[1];                
       uint32_t RESERVED0[31];
  __IO uint32_t ICER[1];                
       uint32_t RSERVED1[31];
  __IO uint32_t ISPR[1];                 
       uint32_t RESERVED2[31];
  __IO uint32_t ICPR[1];                 
       uint32_t RESERVED3[31];
       uint32_t RESERVED4[64];
  __IO uint32_t IP[8];                  
}  NVIC_type;

#define NVIC ((NVIC_type *) 0xe000e100)  

void NvicSetPri(IRQn_Type nIrq, uint8_t pri)
{
  if (nIrq>=0 && nIrq<32)
    {                                             
    NVIC->IP[nIrq>>2]= ( NVIC->IP[nIrq>>2] & ~(0xFF << ((nIrq & 0x03)*8)))
                      | (pri<<((nIrq & 0x03)*8));
    }    
}

IRQn_Type ist ein enum aus lpc11xx.h, kann man aber auch durch einen int 
ersetzen.
Wenn man darüber nachdenkt ist es wie oben schon angemerkt wirklich 
besser die Priorität als Byte zu lassen wie sie ist und nicht dran zu 
drehen. Beim M0 sind dann halt nur die obersten beiden Bits relevant.

[Wolfgang (Gast)]

Danke an Alle, werde es mal testen ;-)