Hallo, Ich muss eine VCXO clock (12.288 MHz) um den Faktor 256 teilen um eine Audio Master-Clock von 48 kHz zu bekommen. Dazu habe ich jetzt einfach mal einen ripple counter verwendet (MC74AC4040DG). Da die 48kHz Clock einen AD-Wandler (AD1974) betreibt, darf der cycle-to-cycle Jitter nicht mehr als 200ps betragen. Am Ausgang des ripple counters messe ich aber leider einen cycle-to-cycle Jitter von 2 ns peak-peak (Std.-Abweichung 700 ps). Erfindet da mein Oszi Jitter dazu (bzw. liegt an meinem klapprigen Messaufbau) oder klingt das realistisch für einen 8-stufigen Asynchronzähler? Falls mit meinem Asynchronzähler das Ziel einen Jitter von < 200ps zu erreichen nicht drinnen ist, was wären Alternativen (mit möglichst geringer Stromaufnahme)? Ich bin für jede Anregung dankbar. lg, Christian
@ Christian S. (chrill) >mehr als 200ps betragen. Am Ausgang des ripple counters messe ich aber >leider einen cycle-to-cycle Jitter von 2 ns peak-peak (Std.-Abweichung >700 ps). Naja, ist schon ne Menge. >Erfindet da mein Oszi Jitter dazu (bzw. liegt an meinem klapprigen >Messaufbau) oder klingt das realistisch für einen 8-stufigen >Asynchronzähler? Wie sieht dein Aufbau aus? Welcher Tastkopf? Wie angeschlossen? Welches Oszi? Bandbreite? >Falls mit meinem Asynchronzähler das Ziel einen Jitter von < 200ps zu >erreichen nicht drinnen ist, was wären Alternativen (mit möglichst >geringer Stromaufnahme)? Synchronzähler, da jittert nur ein FlipFlop anstatt 8 in Reihe. ggf. eine eigene Versorgungsspannung mit LC-Filter spendieren.
> Wie sieht dein Aufbau aus? Welcher Tastkopf? Wie angeschlossen? Welches > Oszi? Bandbreite? Aufbau: a la Lochraster Platine Tastkopf: 10:1,150MHz, 10MOhm/15pF, per Pinheader Oszi: Agilent MSO-X-3014A, leider nur 100MHz > Synchronzähler, da jittert nur ein FlipFlop anstatt 8 in Reihe. ggf. > eine eigene Versorgungsspannung mit LC-Filter spendieren. Welcher 8-bit synchronzähler wäre denn da auf die schnelle zu empfehlen? Beim 74HC590 finde ich die 70mA Stromaufnahme etwas viel, gibt es da Alternativen? danke, christian
Einfach den 12.288 MHz Takt verwenden geht nicht? Ich dachte, eigentlich speist man den ADC mit 12.288 MHz und stellt den Teiler im Chip ein. Dann kommen hinten 48, 96 oder 192 kHz LRClock mit passenden BitClock und Daten raus. Habe noch nie gesehen, dass man einen Audiochip nur mit dem LRClock versorgt.
Mit einem 100MHz Scope kannst du diese Messung gar nicht machen...
Hallo Christian, du musst es wie Hinz und Kunz machen. Den Teilerausgang musst du mittels D-FF mit dem 12.288 MHz Clock abtasten(takten). Dadurch hast du praktisch wieder die Qualität des 12.228MHz Clocks. Allerdings wird das mit dem Asynchronzähler nomalerweise schwierig die Setup und Hold Zeiten des D-FF einzuhaltens. Du hast Glück. Dein Zähler ist sauschnell. Das wird klappen. D-FF 74AC74 48kHz------D 12.288Mhz--Clk -------------------> Q 48kHz super Qualität
Hast du mal den Jitter des VXCOs gemessen (nicht von Flanke zu Flanke, sonder zwischen 1. und 256. Flanke)? Wenn du hier auch einen Jitter von 2ns bekommst, liegt es entweder an deinem Oszi oder an deinem VCXO
Christian S. schrieb: > Beim 74HC590 finde ich die 70mA Stromaufnahme etwas viel Dann solltest Du das IC anders herum einstecken oder das Datenblatt genauer lesen :-)
Der HC590 ist schon der richtige. Die 70mA sind das absolute maximum Rating. Bei dem Strom fliegt Dir der Deckel weg. Betriebsstrom wird sein Cpd * f = 250pF * 12.288Mhz. Also 3mA. Allerdings brauchst Du den nicht, da Dein AD1974 im Master Mode die Takte erzeugt.
Danke für die Antworten! @Marco, Thomas: Warum ich den ADC nicht gleich mit den 12.288 MHz takte ist natürlich eine berechtigte Frage. Der ADC ist nicht auf der gleichen Platine wie der VCXO und es war eigentlich so vorgesehen, dass die ADC Platine nur eine Audio-Wordclock von 48kHz bekommt - der AD1974 kann sich aus dieser LRCLOCK dann per PLL seine interne Masterclock generieren. Störungsmäßig ist hier der Vorteil, dass ich nicht 12 MHz auf eine andere Platine schicken muss (ich habe 800MHz und 2.4/5 GHz Funk auf benachbarten Platinen). Aber es stimmt schon, das sieht eigentlich ein bisschen nach Schildbürger aus: 12.288MHz per Teiler auf 48kHz und dann auf der nächsten Platine wieder von 48 kHz per PLL auf 12.288 MHz. @Helmut: Danke für den Tipp! Das werde ich auf jeden Fall versuchen. @m.n.: Ah! Da war ich dann etwas voreilig. Wäre der Jitter den mir der 74HC590 verursacht zu vernachlässigen oder sollte ich dann trotzdem noch mit einem D-Flip-Flop resynchronisieren? Da fällt mir noch eine andere Frage in dem Zusammenhang ein: Sollte ich die VCXO Clock buffern? Sind da die Eingangskapazitäten aller Bausteine die am VCXO hängen sollen das einzige Kriterium? z.B.: Mein VCXO (CSX750CKB-12.288M-UT) hat eine maximale Ausgangslast von CMOS 30pF. Der ripple counter (MC74AC4040DG) hat eine Eingangskapazität von 4.5pF und der 74AC74 ebenfalls. Weiters hängt der VCXO Ausgang noch an einem Timer-Eingang eines PIC32MX1 (da finde ich leider keine Eingangskapazität). Sollte ich da schon buffern (mit einem Fan-out buffer) oder gibt es da noch keine Probleme (bzw. spielen dabei auch Leitungslängen eine Rolle?)? Dankeschön und lg, Christan
@ Christian S. (chrill) >generieren. Störungsmäßig ist hier der Vorteil, dass ich nicht 12 MHz >auf eine andere Platine schicken muss (ich habe 800MHz und 2.4/5 GHz >Funk auf benachbarten Platinen). Irrtum. Denn deine 48kHz müssen ebenso steile Flanken haben, wenn du jitterarm sein willst. Damit ist der EMV-Vorteil nahezu hinüber. Dann könnte man bestenfalls darüber diskutieren, obe ein 48 kHz Lattenzaun schlechter als ein 12,8 MHz Lattenzaun im Spektrum ist. >Aber es stimmt schon, das sieht eigentlich ein bisschen nach >Schildbürger aus: 12.288MHz per Teiler auf 48kHz und dann auf der >nächsten Platine wieder von 48 kHz per PLL auf 12.288 MHz. Und bringt kaum weniger Jitter. >@m.n.: Ah! Da war ich dann etwas voreilig. Wäre der Jitter den mir der >74HC590 verursacht zu vernachlässigen Gute Frage. Keine Ahnung. > oder sollte ich dann trotzdem noch > mit einem D-Flip-Flop resynchronisieren? Da es sehr wenig Aufwand kostet, würde ich es einfach machen. >Eingangskapazität). Sollte ich da schon buffern (mit einem Fan-out >buffer) Nein, man muss es nicht übertreiben. > oder gibt es da noch keine Probleme (bzw. spielen dabei auch > Leitungslängen eine Rolle?)? Jain, ggf. muss man terminieren, siehe Wellenwiderstand. Dann könnte der VCO-Ausgang überfordert sein.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.