Hallo, Ich habe einen 12.288 MHz VCXO mit einer maximalen Ausgangslast von CMOS/15pF. Dieser VCXO soll einen ADC (AD1974) betreiben, auf einen Counter Eingang eines PIC32MX1 gelegt werden und zusätzlich noch auf zwei Logikbausteine (Zähler 74HC590 und D-FF 74AC74) gelegt werden, um eine 48kHz Master-Clock daraus zu generieren. Die jeweiligen Eingangskapazitäten sind: AD1974: 5pF (digital inputs) 74HC590: 5pF 74AC74: 5pF PIC: ? (würde auch 5pF schätzen) Das würde bedeuten, dass ich schon über 15pF bin. Außerdem würde ich noch gerne einen digital gesteuerten analogen Schalter zwischen VCXO und ADC einbauen, damit ich die Master-Clock erst an den ADC liefern kann wenn die VXCO Regelung einen stabilen Zustand erreicht hat. Bei dem Schalter habe ich mich noch auf keinen Baustein festgelegt (z.B TS3DS26227, TS3USB30E oder TS5A21366). Jedenfalls haben diese Schalter Eingangskapazitäten von 7 - 30pF. Außerdem sind diese Eingangskapazitäten für den ON und OFF Zustand nicht gleich. Bedeutet das, dass ich auf jeden Fall einen Fan-out Buffer benötige? Falls ja, hat jemand einen Bauteilvorschlag? Ich hätte ein paar Produkte von onsemi gefunden (NB3N2304Z, NB3L553, NB3N551) bin aber noch nicht ganz überzeugt von der Jitterleistung bzw. der Stromaufnahme. Vielen Dank, Christian
Christian S. schrieb: > Außerdem würde ich > noch gerne einen digital gesteuerten analogen Schalter zwischen VCXO und > ADC einbauen Warum kein &-Gatter? Dann sind da auch mehrere in einem Package und du kannst dise als Puffer benutzen. mfg mf
> Warum kein &-Gatter? Dann sind da auch mehrere in einem Package und du > kannst dise als Puffer benutzen. > mfg mf Eigentlich keine schlechte Idee, ich hab nur eine Heidenangst vor zusätzlichem Jitter auf der Clock-Leitung (ich möchte mir wenn möglich nicht mehr als ein paar ps einfangen). Schaffe ich das mit einem AND-Gatter, bzw. wenn ja, warum nimmt man dann überhaupt dedizierte Clock-Buffer wenn man das ganz einfach und stromsparend mit ein paar Gattern erledigen kann? lg, c
Christian S. schrieb: > ng (ich möchte mir wenn möglich > nicht mehr als ein paar ps einfangen). Schaffe ich das mit einem > AND-Gatter, bzw. wenn ja, warum nimmt man dann überhaupt dedizierte > Clock-Buffer wenn man das ganz einfach und stromsparend mit ein paar > Gattern erledigen kann? Stell doch mal die Frage an ein FAE deines Vertrauens :-)
> Ich wuerd einen SN74SZ04 empfehlen, im SOT23-5 Gehaeuse.
Scherz oder Tippfehler?
Christian S. schrieb: > Ich habe einen 12.288 MHz VCXO mit einer maximalen Ausgangslast von > CMOS/15pF. Glaub ich nicht. Wahrscheinlich meint das Datenblatt, daß da CMOS-Pegel rauskommt und daß die Datenblattangaben (insbesondere rise- und fall time) nur bis 15pF Last gelten. Insofern wäre die Frage eher, was deine Signalsenken an Flankensteilheit erwarten. > Bedeutet das, dass ich ... einen Fan-out Buffer benötige? > Falls ja, hat jemand einen Bauteilvorschlag? Jo mei. Irgendein 74HC oder 74AC Gatter wird ja wohl noch frei sein. Notfalls ein single Gatter. Gibts wie bereits gesagt sehr niedlich klein in SOT-23. 12.3MHz ist ja auch eher lahm. Da würde ich eher zu 74HC raten als zu 74AC. Letzteres ist nämlich verdammt schnell und braucht Massefläche und gute Abblockung der Versorgung. XL
>> Ich habe einen 12.288 MHz VCXO mit einer maximalen Ausgangslast von >> CMOS/15pF. > > Glaub ich nicht. > > Wahrscheinlich meint das Datenblatt, daß da CMOS-Pegel rauskommt und daß > die Datenblattangaben (insbesondere rise- und fall time) nur bis 15pF > Last gelten. Mein VCXO ist der VCS25AXT-128. Da steht unter Output Load: Max 15pF. Auch beim FVXO-HC73 steht eindeutig maximal 15pF. Sehe ich das zu eng? > Insofern wäre die Frage eher, was deine Signalsenken an > Flankensteilheit erwarten. Welche Flankensteilheit der AD1974 am Masterclock-In erwartet geht für mich nicht aus dem Datenblatt hervor, allerdings bedeutet geringere Flankensteilheit natürlich größeren Jitter durch Rauschen. >> Bedeutet das, dass ich ... einen Fan-out Buffer benötige? >> Falls ja, hat jemand einen Bauteilvorschlag? > > Jo mei. Irgendein 74HC oder 74AC Gatter wird ja wohl noch frei sein. > Notfalls ein single Gatter. Gibts wie bereits gesagt sehr niedlich klein > in SOT-23. > > 12.3MHz ist ja auch eher lahm. Da würde ich eher zu 74HC raten als zu > 74AC. Letzteres ist nämlich verdammt schnell und braucht Massefläche und > gute Abblockung der Versorgung. Stimmt natürlich, 12 MHz ist nicht gerade schnell. Ich habe nur keinerlei Erfahrung mit diesen Gattern bezüglich des genauen Timings und schon einmal einen Prototypen wegen zu hohem Jitter weggeschmissen - darum bin ich vielleicht etwas übervorsichtig. Wird mir da ein 74HC08 keine Probleme machen (UND Gatter wäre natürlich insofern praktisch, dass ich die Clock Ausgänge individuell schalten kann)? Oder wäre ein 74HC04 noch sicherer? @Kurzer Stapel: Die Bezeichnung SN74SZ04 verstehe ich noch immer nicht ganz. SN ist doch von TI oder? Die Bezeichnung S (für single gate) und Z (für UHS) ist aber von Fairchild, zumindest finde ich das nur bei denen. vielen Dank, c
Hi, Christian, vermeide das Boisjoly-Syndrom! Er wurde gefragt, ob die Dichtungringe in den Boostern der Challanger die Starttemperaturen aushalten würden. Die waren leider weniger zu kneten als er selbst unter höchstem Druck. Also - wenn da "max. 15 pF" steht und Deiner Firma Regreß droht, dann gib Dir keine Blöße! Wer Qualität will, der darf halt nicht billig konstruieren lassen wollen. (Es sei denn, Du hast Deine Konstruktion unter allen denkbaren Umweltverhältnissen und Extremwerten selbst geprüft.) Ciao Wolfgang Horn
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.