Addition von zwei std_logic_vector's

[AL (Gast)]

Hallo,

endlich habe ich es geschafft diese Addition kompilierbar zu machen:

RAM_WrAddr(0) <= std_logic_vector(to_unsigned(to_integer(unsigned(ValidData(33 downto 24))) + to_integer(unsigned(RAM_StartAddr)),10));

Gibt es eine kurzere Variante (Schreibweise)?

[daniel__m (Gast)]

AL schrieb:
> RAM_WrAddr(0) <= std_logic_vector(to_unsigned(to_integer(unsigned(ValidData(33 
downto 24))) + to_integer(unsigned(RAM_StartAddr)),10));

grundsätzlich kannst du auch direkt mit unsigned rechnen:

use IEEE.NUMERIC_STD.all;
...

RAM_WrAddr(0) <= std_logic_vector(to_unsigned(ValidData(33 downto 24)) + unsigned(RAM_StartAddr));

[AL (Gast)]

bei dieser Schreibweise:

RAM_WrAddr(0) <= std_logic_vector(to_unsigned(ValidData(33 downto 24)) + to_unsigned(RAM_StartAddr));

bekomme ich dann die Fehlermeldung (Diamond):
ERROR: (VHDL-1120) indexed name is not a natural

[Franz (Gast)]

lass mal die to_ weg.

[AL (Gast)]

Nee, es funktionniert doch.
Danke

[HeyHo (Gast)]

VHDL-2008:

use ieee.numeric_std_unsigned.all;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

HeyHo schrieb:
> use ieee.numeric_std_unsigned.all;
Wenns hilft.
Dann aber incl. aller Nebenwirkungen:

VHDL2008 adds the packages numeric_std_signed and numeric_std_unsigned 
which are just repackaged std_logic_signed/unsigned.

aus http://www.edaboard.com/thread212236.html#post897152

[HeyHo (Gast)]

kürzer:

use ieee.numeric_std.all;

RAM_WrAddr(0) <= std_logic_vector( unsigned(ValidData(33 downto 24)) + unsigned(RAM_StartAddr) );

[Klaus (Gast)]

HeyHo schrieb:
> kürzer

Wenn du zu faul bist, auch nur die erste Antwort zu lesen, solltest du 
dir vielleicht auch das schreiben sparen.

[HeyHo (Gast)]

Na das hat mit Faulheit nichts zu tun ;-)

Habe es einfach überlesen.