Hallo zusammen, ich habe folgendes Problem: Ich will ein Board machen, auf dem sowohl CSI Leitungen (100 Ohm) als auch USB-Leitungen (90 Ohm) vorkommen. Ich will jetzt in Altium 10 die entsprechenden Designrules aufsetzen. Dazu muss ich natürlich erstmal die Dicke und den Abstand der Leitungen bei einem bestimmten Layerstack ausrechnen. Dazu verwende ich diesen Rechner: http://www.mantaro.com/resources/impedance_calculator.htm#wire_inductance Um das machen zu können, muss ich ja aber erstmal wissen, welche Layerstacks mein Platinenhersteller überhaupt kann. Wie ist das: Wenn der Hersteller z.B. 100 um als Prepreg-Dicke angibt, ist das dann ein Standardwert? Kann man da dann z.B. nur Vielfache von 100 um als Lage zwischen den Kupferschichten einstellen? Ich habe nämlich bemerkt, dass die Formeln sehr stark auf den Abstand zur Kupferplane reagieren. Um z.B. 100 Ohm auf einer Innenlage zu erreichen, bei einem Abstand der Signallage zur nächsten GND-Plane vom 200 um (2 Prepreg á 100 um) müsste der Abstand der Leitungen 240 um betragen, bei einer Leitungsbreite von 120 um. Kann das hinkommen? Wie geht ihr vor, wenn ihr impedanzcontrollierte Leitungen braucht? Ich muss im Prinzip ja schon wissen, wo ich mein PCB herstellen lasse, bevor ich anfange zu routen, oder? Muss ich überhaupt solche Berechnungen machen, oder ist die Fertigung sowieso so ungenau, dass meine Berechungen da weit von der tatsächlichen Platine weg sind? Auf der Homepage von Becker & Müller z.B: findet man zwar Formeln für Strombelastbarkeit und weiteres, aber nichts für die Berechung von Impedanzen. Ich danke für jede Antwort gruß Rainer
Ja. Beim Leiterplattenhersteller anfragen. Welches sind die Dielektrizitaetskonstanten mit welcher Streuung. Welches sind die Schichtdicken, mit welcher Streuung.
Rainer Hohn schrieb: > Kann das hinkommen? Wenn du eine differential Stripline meinst mit 100µ nach oben und 100µ nach unten, ja: meine Werte mit etwas gerundeten Eingaben single ended 52,2 Ohm und differential 97 Ohm, das ist genau genug. Prepregs sind genormt (MIL), aber trotzdem etwas unterschiedlich je nach Lieferant. Ich verwende die Werte aus meinen eigenen Daten (von den Herstellern des Materials) und habe bisher kein Problem damit gehabt, meine Layerstack-Angaben wurden immer akzeptiert. Es gibt Prepregs mit 81,100,120µ usw. Aber bevor du eine eigene Material-Datenbank aufbaust, mach lieber einen Entwurf wie du es haben möchtest und frage den Hersteller deiner Wahl, ob er Einwände hat - wenn er meint, er könne nicht 100, aber 95mil realisieren, dann passt du deinen Layeraufbau eben an, und zwar bevor du die Leiterbahnen routest. Du solltest grundsätzlich einigen Spielraum lassen (nicht die Mindestbreite oder den Mindestabstand ausnützen) und (wichtig!) für die impedanzkontrollierten Layer eine gesonderte Breite verwenden (z.B. 120µ normal und 121µ Impedanz 100 Ohm), damit die betroffenen Leiterbahnen im Gerberfile noch identifizierbar sind - es kann nötig werden, diese noch in der Breite etwas zu ändern, so 10..20 % Spielraum sollte man da noch haben. Besonders wichtig ist das, wenn du tatsächlich impedanzKONTROLLIERT meinst. Dann garantiert der Hersteller die Impedanz, dazu muss er aber möglicherweise die Breite nach seiner Technologie etwas ändern. Üblicherweise liegt dann jeder Leiterplatte ein Messprotokoll bei, das Ganze kostet aber richtig Geld. Andererseits muss man feststellen, dass dir die Impedanzberechnung wenig nutzt, wenn du nicht wirklich weisst was dabei herauskommt. Ich bin ziemlich sicher, dass du nicht die nötige Ausrüstung hast, selbst nachzumessen, die ist leider auch sehr teuer, ausserdem nützt dir das bei fertigen LP ja auch wenig, wenn sie falsch sind. Ohne die Garantie kannst du sie kaum reklamieren. Gruss Reinhard
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.