Aktuellen Datecode direkt in ein auslesbares Register schreiben möglich?

[Datecode (Gast)]

Hallo,

auf den kleineren Mikrocontrollern verwende ich im C-Code die Funktionen 
"__DATE__" bzw. "__TIME__" um das Compilierdatum inklusive Uhrzeit 
direkt im C-Code in einem String verfügbar und per Software abfragbar zu 
haben. Ich muss es nicht immer manuell eingeben.

Das gleiche würde ich gerne für das FPGA nutzen. Gibt es solch einen 
Mechanimsus, dass die Synthese (z.B. Synplify) bei jedem 
Synthetisiervorgang im VHDL-Code ein Register mit dem aktuellen Datum 
und Uhrzeit beschreibt?

Falls ja würde mich natürlich interessieren wie :-)

Bin auf eure Rückmeldungen gespannt.

[Christian R. (supachris)]

Direkt gibts sowas schönes leider nicht, jedenfalls hab ich auch lange 
danach vergeblich gesucht. Ich hab das über das Build Script (batch) 
gelöst, das schreibt solche Sachen in ein package als constants.

[Fpgakuechle K. (Gast)]

Datecode schrieb:

> Gibt es solch einen
> Mechanimsus, dass die Synthese (z.B. Synplify) bei jedem
> Synthetisiervorgang im VHDL-Code ein Register mit dem aktuellen Datum
> und Uhrzeit beschreibt?

Da tcl ohnehin die meiste Synthesetool steuert ist ein tcl-script das 
einen std_logic_vector bereitstellt genau richtig :
http://www.ht-lab.com/freeutils/date2hdl/date2hdl.html

MfG,

PS.:
Statt timestamp ist IMHO das Label mit dem die jeweiligen Sourcen 
getaged wurden sinnvoller. Und nicht binär codiert sondern BCD.

[Christian R. (supachris)]

Bei uns rutscht da die Teamcity Build Nummer (enthält u.a. SVN Revision 
und Build Counter) in ein paar auslesbare Register...Datum alleine ist 
wenig aussagefähig...

[user (Gast)]

Du kannst ein script schreiben was eine VHDL datei mit datum erstellt. 
Und das vor jeder synthese aufrufen.

[Datecode (Gast)]

Herzlichen Dank für die vielen Rückmeldungen, die Sache mit dem Script 
gefällt mir sehr gut.