Hallo Leute, da ich zum ersten mal mit so etwas in Verbindung komme: Meine Platine soll vergoldete "Zähne" am Rand erhalten, die in einen Hochstrom pcb edge connector gesteckt werden. Wie genau definiere ich die vergoldeten Stellen in Eagle? Also gibt es da irgendeinen Standardlayer, an dem ich sowas wie ein weglassen der Lötstoppaste definiere? Die Kupferlage wird wohl dann ebenfalls auf diesen Flächen liegen (?). Es soll eine möglichst gute Stromleitung erreicht werden (insgesamt ~ 80A auf einer Breite von 5cm) in 4 verschiedenen Segmenten. Danke und viele Grüße!
AFAIK gibts dafür den Layer Finish. Aber das hilft solange nix, wie du nicht deinen LP-Hersteller gefragt hast, wie er die Daten will (brd oder extra gerber) und ob er die Kämme zur Verbindung der einzelnen Pads selbst noch reinlegt (für die Galvanik).
Schmitty schrieb: > Lötstoppaste Was ist das denn? Ich kenne eine Abdeckmaske (Spotmask, so ein weißes Kautschukzeug) das aus der Spritzflasche auf nicht zu lötende Stellen fürs Maschinenlöten gerade für solche Fälle aufgetragen wird. Das man die drucken kann, wäre mir neu. http://www.pkelektronik.com/weller-1574-8-spot-mask.html
Schmitty schrieb: > Wie genau definiere ich die vergoldeten Stellen in Eagle? EAGLE sind diese Stellen egal, die kannst du definieren, wie du es willst. Schreib das doch einfach in einen Docu-Layer rein. Du musst letztendlich deinem Fertiger mit einem Bild sagen, welche Stellen du vergoldet haben willst. Der schaut sich das dann an und sagt, ob es geht.
Michael S. schrieb: > Das man die drucken kann, wäre mir neu. Aber ja, schon Jahrzehnte. Unsere ist dunkelblau und heisst hausintern "abziehbare Lötstoppmaske". Die ist vielfach dicker als eine LSM, verschliesst auch normale Bohrungen und wird beim Aushärten gummiartig. Nach dem Maschinenlöten zieht man sie einfach ab. Frag Lackwerke Peters. Gruss Reinhard
Reinhard Kern schrieb: > "abziehbare Lötstoppmaske" Das war aber vermutlich nicht gemeint als Schmitty schrieb: >>> sowas wie ein weglassen der Lötstoppaste definiere? Nicht mal die allwissende Müllhalde (aka. Google) findet was sinnvolles zu diesem Wort...
Lothar Miller schrieb: > Das war aber vermutlich nicht gemeint > als Schmitty schrieb: >>>> sowas wie ein weglassen der Lötstoppaste definiere? Warum eigentlich - die Pads für einen zu vergoldenden Direktstecker erhalten doch ebensowenig Lötstopplack wie normale Pads auch? Verdammt, jetzt schreibst du auch schon Lötstopppaste - meint ihr vielleicht was ganz anderes, den Pastendruck für SMD? Aber da ist die Frage ja auch geregelt, SMD-Pads erhalten Paste, THT-Pads nicht, Basta. Wenn man den ganzen Stecker-Bereich freihalten will (ist besser und üblich), muss man das in einen Layer zeichnen, der bei der Ausgabe der Lötstoppmaske berücksichtigt wird - die Regularien für Eagle kenne ich da nicht, ich lege bei mir einen Layer "Top Solder Mask" an und was ich da als Polygon reinzeichne, ist dann in der Gerberdatei für die Lötstoppmaske ausgespart. Ebenso gebe ich als Extra-Layer die zu vergoldende Fläche aus, obwohl das in vielen Fällen selbsterklärend ist, bei einer PCI-Platine weiss der Hersteller schon was zu vergolden ist. Man muss ihm allerdings schon sagen, dass die Stecker vergoldet werden sollen (und auch wie). Gruss Reinhard
Reinhard Kern schrieb: > Verdammt, jetzt schreibst du auch schon Lötstopppaste Neineinein, ich habe nur zitiert. Ich selber kenne dieses Wort genausowenig wie Google. > SMD-Pads erhalten Paste, THT-Pads nicht, Basta. Es sein denn, es wären THR-Pads... ;-)
Schmitty schrieb: > gibt es > da irgendeinen Standardlayer, an dem ich sowas wie ein weglassen der > Lötstoppaste definiere? Natürlich. Auf den Layern tStop bzw. bStop sind per default die Aussparungen in der Lötstopmaske eingezeichnet. Also auf jeden Fall hier eine Aussparung einzeichnen. Zumindest mir ist kein Leiterplattenhersteller bekannt, der - sofern er direkt EAGLE-Dateien akzeptiert - von diesen beiden Layern für die Lötstopmaske abweicht. Falls alle Pads und Vias vergoldet werden sollen, reicht es, an der Stelle noch "Kupfer" einzuzeichnen. Anderenfalls, falls eine partielle Vergoldung geplant ist, muss mit dem Leiterplattenhersteller geklärt werden, wie die zu vergoldenden Bereiche festgelegt werden. Aus dem Bauch heraus würde ich dazu die Layer tFinish/bFinish verwenden wollen, da diese ja eigentlich genau dafür gedacht sind.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.